VHDL 9-nilai logika

V

vlsi_freak

Guest
Hai.

Saya punya keraguan tentang nilai 9 VHDL logika aplikasi pada FPGA Xilinx.Its dikatakan bahwa ada 9 - logika nilai-nilai yang dapat digunakan saat menulis HDL tetapi di sebagian besar desain saya dapat melihat obly logika 0, logika 1 dan 'Z' (High Impedansi).

Saya menulis kode untuk FPGA Spartan's.

Pertanyaan saya adalah, apa gunanya Lemah Unknown (W), lemah nol (L), lemah Tinggi (H), sewaktu menulis kode dalam VHDL.Apakah ada sesuatu seperti i dapat mengaktifkan Tarik, Tarik ke bawah dalam FPGA's dengan bantuan ini.

SalamDitambahkan setelah 3 jam 31 menit:

Ditambahkan setelah 48 detik:Hi ..Can anyone help me out!

Terima kasih

 
Dalam VHDL, kita selalu punya U dan L dan H (tidak yakin tentang W, mungkin itu U??).Ini untuk pullup dan pulllow di tristate tujuan.Saya rasa tidak dapat disintesis.
vlsi_freak wrote:

Hai.Saya punya keraguan tentang nilai 9 VHDL logika aplikasi pada FPGA Xilinx.
Its dikatakan bahwa ada 9 - logika nilai-nilai yang dapat digunakan saat menulis HDL tetapi di sebagian besar desain saya dapat melihat obly logika 0, logika 1 dan 'Z' (High Impedansi).Saya menulis kode untuk FPGA Spartan's.Pertanyaan saya adalah, apa gunanya Lemah Unknown (W), lemah nol (L), lemah Tinggi (H), sewaktu menulis kode dalam VHDL.
Apakah ada sesuatu seperti i dapat mengaktifkan Tarik, Tarik ke bawah dalam FPGA's dengan bantuan ini.Salam
Ditambahkan setelah 3 jam 31 menit:Ditambahkan setelah 48 detik:
Hi ..Can anyone help me out!Terima kasih
 
Hi vlsi_freak!
yes u'r benar lemah nilai tinggi atau rendah r digunakan untuk pemodelan pull-up.contoh:
u've sebuah garis sinyal yang u mau tetap baik tinggi atau rendah nilai logika (ketika tidak ada yang mengemudikan baris), maka u dapat memberikan nilai lemah baik sesuai dengan tinggi atau rendah sehingga ketika seseorang mulai mengemudi yang tidak ada sinyal kesalahan atau sinyal-pendapat terjadi pada baris tersebut (sinus lemah tinggi atau rendah akan selalu bisa mengatasi-naik oleh nilai mengemudi).Di sisi lain jika u menetapkan itu kuat nilai tinggi atau rendah maka sinyal-pendapat (atau nilai tidak diketahui) akan terjadi jika pengemudi mencoba untuk mengusir dengan nilai logika lain.

 

Welcome to EDABoard.com

Sponsor

Back
Top