Pertanyaan synopsys DC Perpustakaan

[sampham04]

Hai, Dalam Synopsys DC saya mencoba menganalisis dan mengelaborasi dua file saya punya seperti ini: menganalisis-f Verilog lib/GSCLib_3.0.v menganalisis-f Verilog src-Trojan-free/uart_scan.v UART rumit tapi saya mendapatkan peringatan berikut: Informasi: Membangun desain 'udp_mux2'. (HDL-193) Peringatan: Tidak dapat menemukan desain 'udp_mux2' dalam 'BEKERJA' perpustakaan. (Lbr-1) Informasi: Membangun desain 'udp_dff'. (HDL-193) Peringatan: Tidak dapat menemukan 'udp_dff' desain dalam 'BEKERJA' perpustakaan. (Lbr-1) Peringatan: Desain 'UART' memiliki referensi terselesaikan '3 '. Untuk informasi lebih lanjut, gunakan "link" perintah. (UID-341) Saya tahu bahwa udp_mux2 dan udp_dff yang primitif dalam lib/GSCLib_3.0.v jadi saya tidak mengerti mengapa mereka tidak dapat ditemukan. Aku harus menganalisis file berbeda? Atau ini sebuah peringatan bahwa saya hanya bisa mengabaikan? Terima kasih!

 

[kornukhin]

Perpustakaan primitif (AND, OR, NOT, DFF ...) harus di Liberty (. Lib) format. Saya pikir Anda perlu: - mengatur GSCLib_3.0.lib sebagai link_library - tidak menganalisis GSCLib_3.0.v

 

[sampham04]

Alasan saya harus menganalisis file GSCLib_3.0.v ini karena file uart_scan.v yang saya miliki adalah disintesis dalam irama. Semua primitives perpustakaan yang menggunakan irama yang dalam file GSCLib_3.0.v. Menggunakan file ini (dan, atau, tidak, dff ...) yang normal primitif yang digunakan dalam file uart_scan.v dapat ditemukan kecuali untuk itu udp yang saya sebutkan sebelumnya.

 

[kornukhin]

RTL Compiler (dari irama) juga perlu. Lib file untuk mensintesis.

 

[sampham04]

Benar, saya rasa siapa disintesis sirkuit di irama menggunakan file. Lib, tapi aku sekarang mencoba untuk menggunakan kode ini disintesis irama dengan alat Synopsys saya karena saya terbiasa dengan irama. Orang yang disediakan perpustakaan di Verilog kode sehingga definisi dari modul yang menggunakan irama yang tersedia. Aku hanya mengalami kesulitan mendapatkan pengguna didefinisikan primitif ke perpustakaan bahwa Desain Kompilator adalah melihat. Ada definisi modul yang mendefinisikan semua ands dan ORS digunakan, dan dengan menganalisis file lib/GSCLib_3.0.v definisi tersebut dapat digunakan dalam file uart_scan.v dalam Desain Kompilator. Untuk beberapa alasan, tidak seperti modul di GSCLib_3.0.v, primitif ditetapkan pengguna tidak ditambahkan sebagai desain ke perpustakaan sehingga mereka dapat ditemukan saat mengelaborasi uart_scan.v.

 

[kornukhin]

Saya memahami masalah Anda, tapi DC kebutuhan waktu dan informasi fungsional dari. Lib. Bahkan jika Anda entah bagaimana menemukan kode sumber udp_mux2/udp_dff Verilog Anda tidak dapat mensintesis modul Anda atau membuat analisis waktu atau daya analisis menggunakan DC. Verilog file tidak berisi semua informasi yang diperlukan. Cobalah untuk menemukan GSCLib.lib di dalam direktori menginstal irama.

 

[wsong0210]

pastikan path pencarian Anda memiliki * Di sini * berarti perpustakaan desain semua yang Anda telah menganalisis.

 

[sampham04]

Jadi, jika saya menemukan itu. Lib file dengan waktu dan informasi daya analisis maka saya hanya menyertakan yang ke perpustakaan dan akan bekerja? Apakah aku hanya menganalisis untuk memasukkannya ke perpustakaan atau apakah saya perlu menggunakan perintah lain? Aku punya file. Sdf yang memiliki informasi waktu, tapi saya berpikir bahwa link_library hanya akan mengambil. File db.

 

[kornukhin]

. Untuk membuat file db Anda butuhkan: 1. Buka DC 2. read_lib gsclib.lib 3. write_lib gsclib-o gsclib.db Untuk menggunakannya menetapkan target_library gsclib.db mengatur link_library {*} gsclib.db