F
fran6
Guest
Halo,
Aku ingin membangun de multiplekser yang jumlah input yang bisa diperbaiki dengan parameter atau mendefinisikan.Saya ingin tahu apakah orang-2 lembar kode Verilog menghasilkan hasil yang sama dalam FPGA:
dengan:
Kode:
`define NB_WB_DEVICES 3
kawat wb_ack_i;
kawat [ `NB_WB_DEVICES-1: 0] wb_ack_i_mux;
Aku ingin membangun de multiplekser yang jumlah input yang bisa diperbaiki dengan parameter atau mendefinisikan.Saya ingin tahu apakah orang-2 lembar kode Verilog menghasilkan hasil yang sama dalam FPGA:
dengan:
Kode:
`define NB_WB_DEVICES 3
kawat wb_ack_i;
kawat [ `NB_WB_DEVICES-1: 0] wb_ack_i_mux;