Bagaimana menangani beberapa jam frekuensi dalam Desain

B

bh_letters

Guest
Hai,

Apa saja pilihan untuk menangani beberapa jam frekuensi dalam desain?Katakanlah, saya menerima data pada frekuensi perticular, saya perlu untuk memproses data dan mengirimkannya ke perangkat output beroperasi pada frekuensi clock yang berbeda.Saya kira salah satu cara untuk melakukannya adalah dengan menggunakan FIFO.Apa saja pilihan lainnya?

Terima kasih

 
Lihat:

http://www.altera.com/literature/hb/qts/qts_qii54003.pdf

Domain Crossing Clock

atau

http://www.xilinx.com/xlnx/xweb/xil_tx_display.jsp?sGlobalNavPick=&sSecondaryNavPick=&category=&iLanguageID=1&multPartNum=1&sTechX_ID=pa_clock_bound

 
Anda dapat menggunakan sandal jepit ganda.
Data yang diterima adalah input untuk flip-flop.Output dari flip-flop ini adalah masukan dari kedua flip-flop.

The output of the second flip-flop is the output data you sample. Pertama flip-flop memiliki frekuensi clock pertama dan kedua flip-flop yang lain frekuensi clock.

 
adap wrote:

Anda dapat menggunakan sandal jepit ganda.

Data yang diterima adalah input untuk flip-flop.
Output dari flip-flop ini adalah masukan dari kedua flip-flop.
Output dari flip-flop kedua adalah output data yang Anda sampel.

Pertama flip-flop memiliki frekuensi clock pertama dan kedua flip-flop yang lain frekuensi clock.
 
Jika Anda ingin mentransfer data antara jam domain, jangan ragu, sebuah FIFO adalah solusi Anda.
Jika Anda perlu berkomunikasi pe jam FSM cepat dengan jam lambat FSM, sinyal harus aktif untuk lebih dari satu periode.

 

Welcome to EDABoard.com

Sponsor

Back
Top