Apakah prosedur dari PLL desain?

1.Pelajari setiap bagian dari PLL tidak.
2.Mendapatkan spesifikasi (ini akan menentukan topologi dan spesifikasi untuk setiap bagian dari lingkaran)
3.Tingkat sistem (saya sarankan simulink)
4.Perilaku pemodelan (Either simulink atau veriloga)
5.Ganti veriloga dengan model sebenarnya schematics, dalam kasus yang Anda gunakan untuk desain cadence.
6.Don't go crazy.

Setiap langkah ini diikuti dengan banyak membaca (bahkan yang pertama

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Senyum" border="0" />

).

 
Banyak pekerjaan untuk desain PLL.
Jadi, cara yang lebih baik adalah dengan merujuk lainnya
dari desain lama.

 
Goto national.com dan jenis

easypll

ini membawa pada simulator dan link.
Juga mencari Dekan Bannerjee
dari buku yang sama pada situs web untuk desain PLL.

 
Orang-orang di Nasional akan menyatakan bahwa hasil yang baik,
selama Anda menggunakan bagian-bagian yang diusulkan oleh mereka aplikasi catatan.

Coba Fujitsu website juga.
dan CircuitSage: http://www.circuitsage.com/pll.html
dan panduan
dari Deisgner: http://www.designers-guide.com/

Lainnya dan coba simulators juga, jika Anda memiliki akses ke mereka.

= = PLL dari eagleware adalah salah satu contoh.www.eagleware.com.

Saya tidak menyarankan menggunakan HPADS karena terlalu rumit dan cocok untuk proyek-proyek yang jauh lebih besar.Tetapi jika anda sudah tahu alat ini, ia akan mencoba berguna.Dengan SpectreRF ada PLLlib yang builtin perilaku model.

Untuk mempelajari bagaimana merancang PLLs, coba synthesizer Desain Kursus yang ditawarkan oleh
Prof likkle Allen di georgia tech.

Bersenang-senang.

 

Welcome to EDABoard.com

Sponsor

Back
Top