Apakah ada cara untuk menguji program Verilog menggunakan simulator?

K

kad_911

Guest
Hi .. Aku baru saja mulai belajar kode Verilog dan pengujian di papan Altera. Sejak i dont memiliki sebuah papan Altera di rumah, apakah ada cara untuk menguji program Verilog menggunakan simulator? apa yang akan menjadi software terbaik untuk tujuan ini?
altera_de2.jpg
 
Anda dapat mensimulasikan desain Anda di altera Kwartus menggunakan built-in simulator atau Modelsim. Tapi yang terutama ditujukan untuk simulasi logika, bukan desain akhir yang terkait dengan baord. Satu-satunya hal adalah bahwa Anda akan harus membuat simulasi bangku tes yang akan simualte input ke sirkuit Verilog Anda.
 
Satu-satunya hal adalah bahwa Anda akan harus membuat simulasi bangku tes yang akan simualte input ke sirkuit Verilog Anda
. Apa yang u maksud dengan ini? apakah ada cara untuk menguji kode tanpa menetapkan nilai awal di awal? i berarti ... katakanlah saya ingin membuat sebuah gerbang logika. ketika 2 switch digunakan sebagai input dan 2 LED sebagai output. bagaimana bisa saya membuat ini di simulator? i digunakan veritak tapi dont think itu dapat menetapkan input untuk apa pun ... : (Apapun membantu dengan itu pls?
 
Anda akan menetapkan nilai awal melalui testbench, yang akan usef untuk simulasi. Apa switche sini? objek dua negara, masing-masing statre mewakili 1 atau 0. Apa itu LED, output bernilai 0 atau 1 (OFF atau ON masing-masing). Tutorial intrdoductory untuk QuartusII harus cukup baik untuk mendapatkan Anda melalui itu. Altera serta banyak tempat lain memiliki sutff cukup baik tentang itu.
 

Welcome to EDABoard.com

Sponsor

Back
Top