yang dapat berbagi saya dengan model synthesizable regfile?

[eexuke]

Dear all,
Sebagai contoh, port dual-regfile dengan 32x16x8bit (ukuran lain juga OK) regfile Verilog synthesizable di format?
Many thanks in advance!

 

[eda_wiz]

Anda dapat menggunakan dikompilasi register file dari proses yang sesuai.Mereka memiliki kerapatan yang lebih baik atas Verilog register