Virtual tanah dan DC bias

[Jim kandang]

Hai,

Dalam switch aplikasi kapasitor (atau hanya hanya sebuah integrator biasa), Bagaimana kami mencapai tanah virtual non-pin pembalik op-amp?

Karena ada kapasitif umpan balik, bagaimana kita mempertahankan tanah virtual pada masukan non pembalik?Bahkan jika op-amp memiliki keuntungan yang tak terbatas, umpan adalah kapasitor dan rangkaian terbuka di DC jadi bagaimana bisa bahwa ada virtual tanah?

Lihat gambar di bawah
Maaf, tapi Anda harus login untuk melihat lampiran

 

[jonashat]

baik, di 0Hz (true DC) Anda memiliki sirkuit terbuka.tetapi karena Anda memiliki switching sirkuit, Anda benar-benar memiliki sinyal dinamis dan yang akan mendapatkan loop menendang dalam (tidak peduli seberapa rendah frekuensi yang sinyal).

 

[Jim kandang]

Tetapi jika Anda mengambil integrator dengan OP-amp RC, bagaimana tanah virtual dipelihara di noninverting masukan?

SC juga di sirkuit, bagaimana tanah virtual dipertahankan?

 

[amriths04]

i think, praktis (yang disebut ideal) umpan kapasitor akan memiliki resistensi kecil secara seri dengan itu (praktis) dan juga tidak akan praktis kapasitor bertindak sebagai terbuka.maka mungkin saat ini pasti menemukan jalan melalui umpan balik, sehingga akan membentuk virtual pembalik tanah di terminal.

i think mungkin ini terjadi ....

 

[Jim kandang]

Jika resistensi seri maka rangkaian masih terbuka di DC

 

[tran]

Ketika Anda menganalisis rangkaian DC mapan, Anda dapat melihat kapasitor sebagai rangkaian terbuka, tetapi dalam integrator dengan OP-amp rangkaian RC tidak stabil.
Dalam integrator dengan OP-amp RC (dalam gambar Anda node 1 5 6), Vs = tegangan DC, jika pada t = 0 tegangan melintasi kapasitor adalah 0, OP-amp ideal begitu pin dan pin - sama tegangan (tanah dalam situasi ini).Ada formulir arus Vs ke node 5 (dengan nilai Vs/R2), karena masukan arus OP-amp ideal sama dengan nol sehingga arus ini akan mengalir ke kapasitor membuat tegangan meningkat.Ketika t meningkat, t> 0, tegangan dari kapasitor meningkat (karena masukan arus OP-amp selalu sama dengan nol) sehingga tidak circuit'state mapan sehingga kita tidak dapat melihat kapasitor adalah sebuah rangkaian terbuka untuk menganalisis dalam situasi ini.Untuk menganalisis rangkaian ini akurat dalam situasi ini, kita dapat melihat OP-amp ideal dan menggunakan KCL dan KVL untuk menemukan arus dan tegangan.Jika Anda takut bahwa kita menggunakan OP-amp ideal untuk memecahkan ada tidak akurat anda dapat menggunakan model linier (karena dalam rangkaian ini kami menggunakan OP-amp 'linearitas) dengan resistor dan tegangan input gain sangat besar.
Ini adalah pendapat saya.Mudah-mudahan bermanfaat.