Verifikasi Metodologi

[gayball]

hai,
Jika saya ingin memverifikasi kebenaran fungsional kode RTL saya, metode mana yang merupakan pilihan yang lebih baik kepada saya.hdl-based?PLI-based?berbasis systemC atau yang lain?Siapa saja dapat berbagi pengalaman?yang menurut Anda adalah lebih baik?

 

[Cawan]

adalah tergantung kepada complexness desain Anda.Untuk perusahaan kecil hingga menengah desain, hdl berbasis testbench harus cukup untuk memverifikasi perilaku simulasi.Namun, untuk desain tingkat tinggi yang lebih maju dalam system berbasis simulasi, anda harus menggunakan berbasis testbench SDL seperti sistem-C.

 

[gayball]

Terima kasih,
Apakah ada dokumen tentang SystemC direkomendasikan?

 

[zhangpengyu]

Anda dapat menemukan dokumen di forum ini!
Ohterwise, saya pikir specman atau buaya juga pilihan!

 

[zyphor]

buaya merupakan pilihan yang baik

 

[tutx]

VERA berguna untuk Anda dan juga tingkat modul sistem aplikasi tingkat.

 

[sepakbola]

buaya atau specman berguna untuk req.
Synopsys buaya untuk peralatan dan alat-alat specman untuk irama

 

[AlexWan]

Pendapat saya, HDL dan PLI berguna.
Vera atau Specman membutuhkan simulator relevan.Dan mereka didukung oleh vendor yang berbeda.

Jika Anda ingin melakukan verifikasi, SystemC adalah bahasa yang baik.Jika VSG menerima SystemVerilog, saya pikir itu alat verifikasi yang baik.

 

[alpha1]

gayball wrote:

Terima kasih,

Apakah ada dokumen tentang SystemC direkomendasikan?

 

[niuniu]

Aku suka sistem C, Anda tidak perlu membeli peralatan mahal.dan sangat baik untuk mulai dari desain tingkat tinggi, di mana Anda hanya memiliki kode C murni.

 

[masai_mara]

Jika Anda hanya ingin memverifikasi RTL yang melaksanakan fungsi yang moderat kemudian hanya pergi untuk tes HDL bangku dengan mungkin beberapa PLI jika diperlukan.Jika desain Anda adalah kompleks dengan banyak hierarchiy kemudian berpikir sistem C atau kepemilikan yang seperti sangat dan specman.Tetapi jika anda baru sistem C itu akan mengambil banyak waktu untuk mendapatkannya seperti yang Anda inginkan.Proprietary yang butuh simulator dan lisensi.

 

[gempa]

hai.
mengapa tidak kering SystemVerilog.Ini adalah super sedikit dan akan menjadi tren, meskipun masih ada sedikit alat mendukungnya.

 

[spauls]

Hai,
U dapat menggunakan Sistem C Perl,
keduanya adalah bebas biaya dan akurat.

 

[haosg]

Saya berpikir bahwa untuk komunikasi chip, atau protokol interpretion chip, buaya sangat baik, tetapi untuk algoritma atau pemrosesan data chip, lebih baik systemC

 

[appleleaf]

Bila Anda ingin memverifikasi kode RTL, dengan cara yang lebih baik adalah dengan menggunakan PLI.Saya berpikir bahwa itu adalah standar industri yang sebenarnya untuk verifikasi ekstensif.Biasanya RTL bangku tes terbatas dalam hal stimulus generasi.

 

[funzero]

Anda dapat menggunakan alat-alat corp Anda miliki, tetapi jika Anda ingin tahu cara memverifikasi desain Anda, Saya sarankan "tulisan testbench 1 Versi" yang dapat men-download dalam forum

 

[Arnold]

Saya pikir menggunakan systemc membutuhkan kurva belajar yang panjang, Anda dapat memilih python, mudah digunakan, mudah untuk memperpanjang

 

[funzero]

systemc mungkin pilihan yang baik, karena backupgound dari c , dan mudah digunakan untuk program software.