Apr 11, 2000 #1 K karper1986 Guest Hai!Aku punya pertanyaan sederhana - bagaimana saya dapat mengekspresikan ini -> for (i = 8; i> = 0; i = i - 1) dari Verilog ke VHDL?Terima kasih.
Hai!Aku punya pertanyaan sederhana - bagaimana saya dapat mengekspresikan ini -> for (i = 8; i> = 0; i = i - 1) dari Verilog ke VHDL?Terima kasih.
Apr 11, 2000 #2 S shanmugaveld Guest Biasanya kita akan menggunakan (VHDL) for i in 0-8 loop Bukan mencoba logika di bawah ini for i in 8 downto 0 loop
Biasanya kita akan menggunakan (VHDL) for i in 0-8 loop Bukan mencoba logika di bawah ini for i in 8 downto 0 loop
