Transistor yang cocok?

[Syukri]

Hi ... aku orang baru di sini,

Dalam bach.kertas tesis salah satu desain saya harus lakukan adalah merancang tata letak Diffrential Amplifier ... saya telah menemukan bahwa transistor mathing adalah penting untuk mendapatkan hasil yang baik.Bisakah saya mendapatkan tips ....

Furthremore, dalam desain geometris Layout teknik, bagaimana cara mendapatkan konsumsi daya yang rendah desain untuk Op-Amp.Bisakah saya menggunakan luas poli

 

[sunny153]

Pencocokan transistor baik diberikan dalam Tata Letak Seni Analog buku oleh Alan Hasting.

 

[SkyHigh]

Syukri,

1.Pada tingkat skema, dasi sebagian besar transistor NMOS kembar CE ke tanah umum.
2.Dalam tata letak, periksa untuk melihat apakah transistor NMOS ditempatkan dalam sumur yang sama, berbagi difusi yang sama / doping / lapisan aktif.
3.Periksa juga bahwa beban aktif (sumber arus) adalah symmtrical dan poli-Si koneksi yang sejajar dan setara antara beban aktif dan NMOS transistor.

Untuk mengurangi konsumsi daya,
1.mengurangi jatah aspek pencocokan transistor, yaitu W penurunan karena L adalah tetap.
2.poli-Si menambahkan resistor, masing-masing antara sumber NMOS dan simpul ekor Common Masehi.
3.menambahkan saat ini tenggelam, mengurangi rasio aspek beban aktif.penurunan W.

 

[Humungus]

SkyHigh,

mengurangi W L transitors untuk diberikan hanya memperburuk cocok karena tergantung pada 1/sqrt (WL)

Pokoknya, tapi hanya untuk sumber arus, peningkatan W tidak meningkatkan konsumsi sekarang.Bahkan lebih, ini membuat transistor untuk pergi lebih ke inversio lemah, yang untuk meningkatkan pasangan diferensial gm dan kemudian pencocokan.

Juga, Anda dapat menjelaskan efek yang menghubungkan sumber transistor ke CE dengan suatu garis poli?

 

[Syukri]

Thanks a lot guy's ....
Lagi pula, ukuran dari garis yang poli i mean sebelumnya adalah bahwa dalam menggambar tata letak, ukuran minimum poli adalah 2λ, aku bersungguh-sungguh dengan meningkatkan λ

 

[starcoming]

1.Anda dapat membaca beberapa buku tata letak
2.Anda dapat memperbesar ukuran transistor untuk pencocokan dan deceasing λ (panjang saluran efek modulasi), namun sirkuit Anda akan menderita dari peningkatan efek parastic.

 

[baenisch]

Hai

Saya akan merekomendasikan menggunakan boneka transistor untuk memasangkan input currentmirror
dan currentsource.Berhati-hatilah tentang yang sama atas metaldensity
transistor.Luangkan waktu sedikit lebih tumpang tindih untuk sumur untuk mengurangi sumur proximitiy
efek.Desain transistor dengan cara yang saat ini berada dalam arah yang sama
arah.Yang seharusnya memberikan hasil silikon baik

Salam

Andi

 

[cretu]

Kalau saya boleh menambahkan sesuatu yang lain.Common pusat massa adalah cara untuk pergi menambahkan apa yang orang lain kepada Anda.JIKA Anda memerlukan masukan terkecil offset dan pencocokan terbaik (bahkan lebih baik daripada pusat massa umum normal) bahkan ada cara yang lebih baik untuk melakukannya.Ini disebut urutan kedua Common sentroid

salam

 

[Franck]

1)
"Common urutan kedua pusat massa"
Bisakah kita memiliki lebih banyak informasi?

2)
"dummy input transistor untuk pasangan"
Sekali lagi, Anda tidak perlu empeng pada pasangan input selama Anda melakukan sentroid umum.

Franck.

 

[cretu]

Franck wrote:

1)

"Common urutan kedua pusat massa"

Bisakah kita memiliki lebih banyak informasi?2)

"dummy input transistor untuk pasangan"

Sekali lagi, Anda tidak perlu empeng pada pasangan input selama Anda melakukan sentroid umum.Franck.

 

[GDF]

Humungus wrote:

SkyHigh,mengurangi W L transitors untuk diberikan hanya memperburuk cocok karena tergantung pada 1/sqrt (WL)Pokoknya, tapi hanya untuk sumber arus, peningkatan W tidak meningkatkan konsumsi sekarang.
Bahkan lebih, ini membuat transistor untuk pergi lebih ke inversio lemah, yang untuk meningkatkan pasangan diferensial gm dan kemudian pencocokan.Juga, Anda dapat menjelaskan efek yang menghubungkan sumber transistor ke CE dengan suatu garis poli?