topologi untuk diskrit 1-bit DAC audio high-end

[PowerDAC]

Saya telah menerapkan bagian dari digital audio high end DAC dalam FPGA.Ini adalah satu bit Sigma Delta desain dan FFT bitstream output mengungkapkan ini bekerja dengan baik.Aku sekarang harus merancang kualitas top-1-bit DAC untuk mengubah bitstream digital ke sinyal analog.Rangkaian akan dilaksanakan dari diskrit IC's atau bagian-bagian, tidak dalam suatu IC.
Aku bertujuan untuk rentang dinamis setidaknya 125dB.
Tingkat bit 12.288Mbps (256fs).
Saya telah reclocked bitstream output yang FPGA eksternal dari osilator 98.304MHz jitter rendah, dalam reg makan dengan ultra-bersih VCC sehingga bitstream itu sendiri memiliki jitter rendah.

Saya menganggap ide-ide berikut:

1.Beralih kapasitor integrator.Hal ini tampaknya dilakukan cukup sering on-chip, tapi akan sebuah desain diskrit dapat mewujudkan kinerja yang cukup baik?Output dari filter SC semoga akan cukup rendah membunuh untuk memberi makan ke CT konvensional penyaring aktif.Apakah ada panduan praktis untuk desain sirkuit seperti itu?Literatur saya telah menemukan tampaknya mengasumsikan Anda melakukannya dalam sebuah IC atau hanya tertarik pada matematika, dan bahwa semua komponen yang ideal.

2.Switchable sumber arus ke???Ide?Suggestions??Saya akan berpikir bahwa perubahan tegangan yang cepat membunuh ke arus yang cepat membunuh tidak akan banyak membantu, tapi???

3.Referensi Precison kebisingan yang rendah (misalnya Walt 1.25nV/rtHz Jung sirkuit) diaktifkan dengan jembatan beralih kecil menjadi pasif dalam diferensial-diferensial-out pra-filter.Jembatan switch akan diusir dari bitstream dikonversikan ke RZ (return nol).Aku akan berharap format RZ akan memastikan setiap simbol yang naik dan turun kali akan diulangi.Output dari filter pasif membunuh harus memiliki cukup rendah untuk memberi makan ke diff konvensional input filter aktif.

4.Sesuatu longgar didasarkan pada 3 tetapi menggunakan sirkuit resonan untuk diciptakan sempurna pulsa berulang dari kosinus mengangkat bentuk.

Apakah ada yang punya ide atau saran pada rangkaian ini?Siapa pun memiliki pengalaman dalam topologi digunakan untuk akhir tinggi seperti DAC yang bisa mengarahkan saya ke arah yang benar?

Thanks in advance

 

[news]

Ochrona danych jest kluczowa z punktu widzenia systemów bezpieczeństwa w chmurze. Steve Pataky z firmy FireEye wyjaśnia pomysły technologiczne firmy na najbardziej aktualne zagrożenia w wirtualnym świecie.

Read more...

 

[FvM]

Apakah Anda mengecek, apakah yang lebih mendasar DA sedikit pun tidak cukup sudah mencapai linearitas?Rentang dinamis seperti itu seharusnya tidak menjadi masalah, saya kira.Secara umum, konvensional aktif atau pasif filter CT tampaknya pilihan pertama.Anda tidak menyebutkan karakteristik filter yang dimaksud, tapi bukan itu kompleks, kurasa.

Sebagai pertanyaan yang lebih umum: Jika Anda mampu secara efektif juga menyimpan semua efek nonlinier 120 dB di bawah lantai, apakah dalam memiliki relevansi untuk audio reproduksi?

 

[PowerDAC]

Kita hidup di sebuah dunia di mana relevansi untuk audio reproduksi - yaitu apa yang benar-benar seorang manusia dapat mendengar dan apa yang bisa mereka tidak - telah sedikit hubungannya dengan teknik pencarian atau saleability suatu produk.

 

[PowerDAC]

Setelah beberapa mengira saya menolak ide saya dalam (3) sebagai sub-optimal dan datang dengan suatu rangkaian yang merupakan muatan kapasitor pompa diaktifkan memberi makan arus berdenyut sebuah op-amp IV konverter.Rangkaian ini tidak berbeda dengan yang digunakan oleh Philips dalam IEEE J. Solid State Circuits artikel oleh Naus & Dijkmans (SC22 Jpp 390-395, Juni 1987).Hal ini mungkin pengaturan yang sangat mirip dengan yang mereka digunakan dalam bitstream TDA1547 tua mereka DAC chip.

Dalam rangkaian saya menggunakan hanya satu kapasitor kapasitor transfer biaya yang dibebankan pada 2,5 V atau 2.5V-2.5V wrt sebuah referensi pada paruh pertama dari bitslot, dan kemudian dibuang ke penjumlahan op-amp node pada paruh kedua dari bitslot.Pengaturan saklar adalah standar 4-rangkaian saklar yang digunakan untuk stray-insensitive SC integrator dan saya menggunakan switch SN74LVC1G66.Sebuah LME49710 op-amp dengan input direferensikan 2,5 V apakah IV dan juga menyediakan tiang di hf 500kHz untuk mengurangi kebisingan pada output.

Saya melakukan analisis kebisingan di sirkuit ini dengan nilai-nilai saya dihitung dan hasil menyarankan saya akan memiliki lantai kebisingan di sekitar-120dBu.

Ketika simulasi pada sirkuit bumbu TINA bersikap seperti yang diharapkan, dan lebih baik lagi, ketika saya di tembaga prototyped berpakaian, ia masih bersikap seperti yang diharapkan.Saya belum melakukan tes performa - tidak bijaksana untuk mendorong para dewa elektronik terlalu jauh pada satu akhir pekan!