tingkat gerbang ATPG simulasi w / catatan waktu

[cheelgo]

pattern simulation w/ sdf.

Saat ini saya menghadapi masalah besar bagi pola transisi
semacam simulasi w / sdf.
menggunakan pola 1000.
Dalam kondisi MAX, pola simulasi bersih w / o mismatch.
tapi dalam kondisi MIN, pola perjumpaan simulasi jumlah besar ketidaksesuaian, tapi batas seperti pola dari 14 pola 1000 gagal.for ex.nilai simulasi adalah 1, tapi nilai yang diharapkan adalah 0.

Saat ini aku tidak tahu di mana mulai melakukan analisis.
banyak terima kasih atas bantuan Anda.
salam
Cheelgo

 

[jarodz]

Describption Anda, maka semakin besar kemungkinan masalah pada timing.Dapatkah Anda mengetahui yang FF membuat ketidakcocokan ini?Kemudian Anda dapat membuang gelombang dari pemindaian rantai gagal bila Anda mensimulasikan dengan pola kesalahan.Dalam percobaan saya, ini mungkin masalah condong jam antara jam berbeda pohon yang dihasilkan secara terpisah.

Hormat kami,
Jarod

 

[cheelgo]

Hi Jarod,
terima kasih atas jawaban Anda.
Saya telah memikirkan beberapa ffs Faile dalam satu pola uji.tapi saya tidak tahu bagaimana untuk membuang gelombang dari rantai gagal memindai.bisa Anda memberi saya suatu acuan atau instruksi untuk melakukan semacam ini sampah.
Sementara itu, saya juga memeriksa bahwa KETIDAKSESUAIAN ini sebagian besar sulit ketidaksesuaian (1 vs 0).
jika kita bisa memastikan hal ini disebabkan jam condong, apa yang bisa kita lakukan untuk mendapatkan bersih / stabil pola uji untuk test engineer?

Salam
Cheelgo

 

[jarodz]

Hi Cheelgo,
Aku hanya menggunakan tool syntest untuk menghasilkan pola tes.Dalam pola tes generasi, hal itu juga akan output informasi yang mengandung semua ffs milik masing-masing rantai dalam penyajian hirarki nama misalnya.Dengan menulis beberapa script untuk mengekstrak informasi ini dan menulis pernyataan bahwa gelombang dump setiap FF yang Anda inginkan.Dalam simulasi,
Anda hanya perlu menyertakan file yang dihasilkan di atas.

Hormat kami,
Jarod

 

[cheelgo]

Hi Jarod,
Aku tahu bagaimana melakukan simulasi menjalankan modus interaktif untuk mengamati FF's sinyal.- FFS ini menyebabkan ketidaksesuaian dalam simultion.
apa yang dimaksud dengan dump, ini lebih baik untuk men-debug atau untuk batch lari?
sampai sekarang aku tahu ffs terkait dengan rantai dan gagal memindai ffs untuk pola gagal, tapi jangan lakukan dump.
terima kasih
Cheelgo

 

[jarodz]

Hi Cheelgo,
Bisakah Anda memberitahu saya apa ATPG alat yang Anda gunakan, dan alat apa yang Anda gunakan untuk menjalankan simulasi.Syntest Turboscan saya gunakan untuk menghasilkan pola pengujian, dan kemudian menggunakan ncverilog untuk menjalankan tes ini pola dengan fsdbDumpvars () pernyataan.

Hormat kami,
Jarod

 

[cheelgo]

Hi Jarod,
Saya menggunakan pola FastScan untuk menghasilkan dan menggunakan Mentor Modelsim untuk mensimulasikan pola.
setelah dump, yang merupakan langkah berikutnya?

terima kasih
Cheelgo

 

[jarodz]

Hi cheelgo,
Langkah selanjutnya adalah seperti biasa debuging dengan simulasi.Anda dapat melihat input / output sinyal dari gagal FF dan FF yang terkait, terutama jam pin.

Hormat kami,
Jarod

 

[flyingjk]

Hi Cheelgo,
Saya pikir Anda desain memiliki waktu terus pelanggaran tentang memindai DFT chain.Are Anda yakin dalam proses STA, tidak ada setup / terus waktu pelanggaran (MAX dan MIN) di dalam kamu desain?

 

[cheelgo]

Hi flyingjk,
scan DFT saya lulus tes rantai MIN / MAX tanpa ketidakcocokan.
terima kasih.
Cheelgo