Tinggi fanout, tapi tidak ada waktu pelanggaran.

[vampiresan]

Hi guys,

Sebuah pertanyaan penelitian untuk diriku sendiri.

Jika saya memiliki sebuah jam yang memiliki kipas tinggi, tapi tidak ada waktu pelanggaran, tidak ada waktu transisi pelanggaran.
Apakah saya masih harus memperbaikinya?
Mengapa?

Terima kasih

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Vampie

 

[wkong_zhu]

Saya pikir waktu transisi tidak boleh begitu besar di pohon jam akan menghilang banyak daya jika waktu transisi yang lama.

 

[RBB]

Mungkin.

Transisi waktu akan berada di luar mencari tabel dalam model.Ini dapat menyebabkan silikon Anda tidak cocok dengan simulasi atau STA.

 

[rameshsuthapalli]

Hai,

Jika Anda melihat logfile dari PT itu akan memberikan beban bahwa bersih berikut telah diambil sebagai x (kecil) dibandingkan dengan nilai aktual caluculating nilai fanout keterlambatan u net.because yang baik-baik saja mungkin tidak masalah dalam waktu tetapi dalam kasus aktual sel mungkin tidak mendorong sinyal properly.so pohon di tempat yang bersih akan mencocokkan hasilnya dengan hasil chip.

Salam,
Ramesh.S

 

[onlymusic16]

i think Anda harus melakukannya.

Saya telah melihat di mana primetime, ketika berjalan keluar dari dalam matriks. Lib, angka extrapolates sangat buruk.

 

[sam536]

Anda harus memperbaiki jika u melihat pelanggaran Fanout.Karena comprimising di fanout waktu Anda untuk mencapai tujuan.

- Sam