Testbench

S

s_vlsi

Guest
Hi guys,
Plz jelaskan saya jika kita dapat memiliki beberapa blok awal di tingkat atas
testbench.

Thanks:?:

 
ya, saya biasanya memiliki satu blok awal untuk membuang sinyal dan blok awal baik untuk menginisialisasi sinyal atau untuk memberikan simulasi waktu untuk menyelesaikannya.

 
Ini adalah ide yang baik untuk memiliki beberapa blok awal.Masing-masing untuk berbagai set sinyal (sinyal kontrol mengatakan memiliki satu blok awal).komunikasi lain blok awal dll Tapi ini ide yang buruk jika Anda berencana untuk memaksa semua nilai sinyal dari 2 blok inital berbeda.Karena mereka dapat menyebabkan kondisi ras.

 
tidak ada masalah di blok awal memiliki banyak .... tetapi masing-masing harus memiliki sinyal sendiri

 

Welcome to EDABoard.com

Sponsor

Back
Top