tentang kapasitor diaktifkan desain sirkuit

[jackieyoung]

Hi, semua
Aku punya masalah tentang rangkaian SC design.Please memberi saya beberapa saran.
Ketika saya merancang sebuah opamp yang digunakan dalam rangkaian SC, adalah perlu untuk memastikan modus yang umum sama dengan tegangan input output Common volatge?Saya pikir mungkin tidak perlu tapi bagaimana saya dapat memutuskan tahap input berikutnya tegangan mode umum jika saya ingin menggunakan op yang sama?
Abother Masalahnya adalah bagaimana saya bisa mendefinisikan input opamp tegangan mode umum menggunakan kapasitor umpan balik dari keluaran, seperti integrator SC?Saya menemukan menggunakan umpan balik negatif capactor dapat bertindak sebagai fail.The opamp loop terbuka, tidak tertutup loop.Is itu sesuatu yang salah??Saya menggunakan opamp ideal di hsipce.
Saya kira tanah tanda di buku teks berarti AC ground.Should saya menambahkan modus umum sumber input untuk bias yang opamp??
Terima kasih

 

[minxin_zhou]

jackieyoung wrote:

Hi, semua

Aku punya masalah tentang rangkaian SC design.Please memberi saya beberapa saran.

Ketika saya merancang sebuah opamp yang digunakan dalam rangkaian SC, adalah perlu untuk memastikan modus yang umum sama dengan tegangan input output Common volatge?
Saya pikir mungkin tidak perlu tapi bagaimana saya dapat memutuskan tahap input berikutnya tegangan mode umum jika saya ingin menggunakan op yang sama?

Abother Masalahnya adalah bagaimana saya bisa mendefinisikan input opamp tegangan mode umum menggunakan kapasitor umpan balik dari keluaran, seperti integrator SC?
Saya menemukan menggunakan umpan balik negatif capactor dapat bertindak sebagai fail.The opamp loop terbuka, tidak tertutup loop.Is itu sesuatu yang salah??
Saya menggunakan opamp ideal di hsipce.

Saya kira tanah tanda di buku teks berarti AC ground.Should saya menambahkan modus umum sumber input untuk bias yang opamp??

Terima kasih

 

[xwcwc1234]

Link referensi mendapat beberapa masalah.Apakah ini membutuhkan password untuk akses?