L
lhlbluesky
Guest
saya ingin merancang sebuah adc pipelined yang daya rendah, resolusi 10bits, maka bisa ada yang bilang saya bagaimana untuk memutuskan penyelesaian setiap tahap, seseorang mengatakan padaku sedikit 2,5 per tahap adalah yang terbaik dioptimalkan daya, yang benar? siapa pun dapat memberikan saya saran? selain itu, untuk desain daya rendah, apa pertimbangan yang harus saya ambil? tolong bantu saya. setiap saran atau kertas terkait diharapkan, berkat pertama!