tegangan tinggi bandgap

[tyanata]

Dapatkah setiap satu memberikan saya sebuah nasihat atau kertas untuk merancang bandgap referensi tegangan tinggi.Teknologi ini 0.35lv.Bandgap tegangan yang harus di 4,6 volt Vdd = 5V.

Aku mencoba ditampilkan dalam file circutit bandgap, tapi bandgap tegangan lebih rendah dari tingkat yang dikehendaki-VBG = 4V.

Pendekatan lain, adalah dengan menggunakan rangkaian dalam file bandgap_2 dimana R1 adalah resistor jenis yang sama seperti resistor bias cicuit, dan R2 adalah jenis resistor dengan TC1 yang berbeda.Dengan cara ini adalah mungkin untuk mendapatkan bandgap volktage pada tingkat yang dikehendaki, tetapi dari proses variatons ketergantungan sangat besar.
Maaf, tapi Anda harus login untuk melihat lampiran

 

[Fom]

Mengapa kau menyebutnya bandgap?
Untuk mendapatkan saran Anda harus memberikan seluruh skema.Karena tingkat tegangan output dan koefisien temperatur itu akan tergantung pada rangkaian bias juga.

Untuk mendapatkan 4.6V dari 5V menggunakan kombinasi standar bangap dan OP amp, seperti dalam desain LDO.

 

[tyanata]

Itu bias sirkuit.M1 dan M2 berada dalam kejenuhan, M3 dan M4 berada dalam lemah inversi untuk mendapatkan arus tergantung suhu.

Anda benar bahwa adalah kesalahan untuk memanggil rangkaian bandgap, hal itu adalah tegangan referensi.

Kami tidak ingin menggunakan Op Amp setelah bandgap biasa, untuk menghindari amplifikasi offset proses disebabkan variasi atau missmatches atau apa pun.
Maaf, tapi Anda harus login untuk melihat lampiran

 

[tsanlee]

TC dari MOS Vf adalah tidak sama dengan VBE.
PTAT saat ini yang tidak dapat membatalkan VBE (NTAT)
Desain tidak bisa mendapatkan spec TC yang baik.

Anda dapat menambahkan 1:4 atau 1:8 BJT di bawah M3 dan R1, sirkuit ini dapat menghasilkan bentuk saat ini delta PTAT VBE
.

 

[andy2000a]

what i berarti Anda Hai Volt bandgap??
jika anda memerlukan power_ok atau UVLO (di bawah kunci volt rendah)
di 4.6v, saya sarankan menggunakan bandgap = 1.25v

dan menggunakan volt compartaor resistor pembagi, tetapi harus dicatat, power_ok mungkin start_up gagal
ketika Vcc <3v, karena Vcc <3v bandgap rangkaian gagal tetapi COMP bekerja, dan menciptakan "palsu" UVLO sinyal

 

[tyanata]

Tsanlee wrote:

TC dari MOS Vf adalah tidak sama dengan VBE.
PTAT saat ini yang tidak dapat membatalkan VBE (NTAT)
Desain tidak bisa mendapatkan spec TC yang baik.

Anda dapat menambahkan 1:4 atau 1:8 BJT di bawah M3 dan R1, sirkuit ini dapat menghasilkan bentuk saat ini delta PTAT VBE

Ya, Anda rigth itu, lebih baik menggunakan bias Iptat bias bukan panggung dengan NMOS dalam inversi lemah.Tapi bias arusnya tidak masalah, masalah sebenarnya adalah level tegangan referensi Vref ≈ 3 * VBE 0,6 ≈ 3 * 4V, tapi aku butuh 4.6V.

 

[leonken]

the temp.nilai koefisien Vgs selalu sama ketika bekerja di lemah Vgs inversi.jenuh daerah atau wilayah moderat?

 

[tyanata]

Ya, tapi ketergantungan tempreture saat ini berbeda untuk tranzistors dalam kejenuhan dan lemah inversi.

 

[kwkam]

Biasanya, bandgap atau tegangan referensi tidak cukup kuat untuk mendorong setiap rangkaian masukan.Oleh karena itu, tegangan diperlukan buffer.Dan tegangan offset khas dari desain yang baik di bawah 5mV buffer.Jika Anda tidak bisa hidup di tegangan offset ini.Anda lebih baik memikirkan desain keseluruhan masuk akal atau tidak.