J
jimjim2k
Guest
Hai
BestBench adalah VHDL testbench desain dan analisis-alat yang memungkinkan untuk
desain dan debug testbench yang independen dari desain di sirkuit
tahap yang lebih awal dari proses desain.Digunakan oleh desainer untuk VHDL
mengembangkan testbench dan untuk memastikan mereka RTL desain lebih cepat dan mudah.
Berbeda dengan manual dan membosankan testbench desain, yang BestBench automates
dengan menciptakan proses pemeriksaan diri, reaktif dan mandiri VHDL testbenches.
BestBench menyediakan perangkat keras VHDL-desainer grafis ke toolset
mengembangkan dan menganalisis stimuli dan tanggapan diharapkan untuk suatu unit
berdasarkan uji (UUT).Hasilnya adalah memeriksa diri, reaktif dan mandiri
VHDL testbench.1.h ** p: / / www.geocities.com/sandra998dwcb/beast/* -> T
tnx
BestBench adalah VHDL testbench desain dan analisis-alat yang memungkinkan untuk
desain dan debug testbench yang independen dari desain di sirkuit
tahap yang lebih awal dari proses desain.Digunakan oleh desainer untuk VHDL
mengembangkan testbench dan untuk memastikan mereka RTL desain lebih cepat dan mudah.
Berbeda dengan manual dan membosankan testbench desain, yang BestBench automates
dengan menciptakan proses pemeriksaan diri, reaktif dan mandiri VHDL testbenches.
BestBench menyediakan perangkat keras VHDL-desainer grafis ke toolset
mengembangkan dan menganalisis stimuli dan tanggapan diharapkan untuk suatu unit
berdasarkan uji (UUT).Hasilnya adalah memeriksa diri, reaktif dan mandiri
VHDL testbench.1.h ** p: / / www.geocities.com/sandra998dwcb/beast/* -> T
tnx
ada 2002-05-08 07:45, rakko wrote: