sekitar mendistribusikan tegangan atau arus dalam sebuah chip yang besar??

[tkevin73]

hello! Bagaimana kita mendistribusikan referensi tegangan atau arus dalam sebuah chip yang besar?

 

[zenisle]

merancang sebuah LDO atau dc-dc

 

[hung_wai_ming@hotmail.com]

Pertama, pertanyaan Anda sangat rumit karena Anda memiliki chip BESAR. Untuk sebuah chip yang besar, Anda mungkin memiliki beberapa Vdd / VSS. Lalu untuk setiap pasangan Vdd / VSS, Anda menempatkan blok Anda dekat dengan pasangan dan daya / tanah rute sinyal ke blok tersebut. Sebagai contoh, penggunaan PLL PLLVDD / PLLVSS. Namun, untuk output stabil dengan kebisingan yang rendah dan tinggi PSRR, Anda mungkin membutuhkan konverter LDO / DC-DC terpisah untuk masing-masing pasangan kekuasaan untuk membentuk sebuah sistem manajemen daya pada chip BESAR. Saat ini di sisi lain dapat dihasilkan dari bandgap yang sudah ada di LDO atau dari cermin saat PTAT. Jangan mencoba untuk flush tegangan bias dari cermin saat ini untuk semua blok lain yang tersebar di seluruh chip dan cara itu, Anda akan kehilangan marjin tegangan karena ada penurunan R melintasi garis sinyal. Selalu siram saat ini daripada tegangan dan regenerasi hak tegangan di dalam blok yang diperlukan untuk membuat akhir biasing. Karena untuk chip BESAR, Anda tidak dapat memiliki generator arus tunggal, memisahkan setiap generator bias yang dekat dengan blok yang diperlukan untuk meminimalkan kebisingan coupling di chip.