Sebuah Pertanyaan Tentang Sigma Delta modulator

N

naalald

Guest
Saya telah merancang tatanan 2 delta sigma modulasi.Di TT 25 sudut yang SNR adalah 63,8 dB.Hasilnya adalah yang terburuk diperoleh di SF 85 yang memiliki 33 dB SNR.Saya ingin meningkatkan kinerja modulasi sehingga mencapai minimum SNR dari 62 dB di semua sudut.
Apakah mungkin untuk melakukan hal ini dengan meningkatkan opamps, yaitu meningkatkan keuntungan atau bandwidth, atau yang harus saya lakukan sesuatu yang lain?
Any suggestion.

 
plz u bisa menjelaskan lebih pada arsitektur u telah digunakan.itu SC atau CT?, no.dari quantizer bit?.posting ini simulasi layout?are u mempertimbangkan parasitics juga sementara simulasi?wat proses dan tegangan suplai ur kerjakan? wat jenis abcd are u gunakan umpan? plz jelaskan secara rinci tentang itu, kemudian seseorang shud dapat membantu u out ..

 
Hai,
Thanks for your reply.
Rincian begitu:
SC arsitektur, 1 bit quantizer, Tidak parasitics dianggap, proses adalah 0,18 mm dan tegangan suplai 0,9 V.
Terima kasih atas saran Anda.

 
naalald wrote:

Hai,

Thanks for your reply.

Rincian begitu:

SC arsitektur, 1 bit quantizer, Tidak parasitics dianggap, proses adalah 0,18 mm dan tegangan suplai 0,9 V.

Terima kasih atas saran Anda.
 
Tentu saja tidak.Tegangan nominal dalam 0,18 mm adalah 1,8 V. Bahkan, desain saya dianggap sebagai desain tegangan rendah.

 
naalald wrote:

Tentu saja tidak.
Tegangan nominal dalam 0,18 mm adalah 1,8 V. Bahkan, desain saya dianggap sebagai desain tegangan rendah.
 

Welcome to EDABoard.com

Sponsor

Back
Top