B
bailibl
Guest
Aku butuh rangkaian penundaan dalam design.And saya tahu beberapa metode, misalnya, register, counter, buffer dan kaskade inverter.
Tapi 's tidak diijinkan untuk menggunakan register dan kontra di desain.
Oleh karena itu saya bisa menggunakan buffer dan kaskade inverter.
i mengalami masalah ketika saya menggunakan buffer dan kaskade inverter yang baik buffer atau kaskade inverter telah dihapus oleh alat sintesis.
By the way, i telah menonaktifkan semua pengaturan pilihan keluar dalam Analisis & Sintesis pengaturan pada qu (at) rtus II 4.2.
Apakah ada orang yang telah menemukan masalah ini seperti ini?
Tolong beritahu saya bagaimana saya bisa memecahkan masalah ini?
Balas saya topik atau mail me: bailibl (at) 126.com
Tapi 's tidak diijinkan untuk menggunakan register dan kontra di desain.
Oleh karena itu saya bisa menggunakan buffer dan kaskade inverter.
i mengalami masalah ketika saya menggunakan buffer dan kaskade inverter yang baik buffer atau kaskade inverter telah dihapus oleh alat sintesis.
By the way, i telah menonaktifkan semua pengaturan pilihan keluar dalam Analisis & Sintesis pengaturan pada qu (at) rtus II 4.2.
Apakah ada orang yang telah menemukan masalah ini seperti ini?
Tolong beritahu saya bagaimana saya bisa memecahkan masalah ini?
Balas saya topik atau mail me: bailibl (at) 126.com