Saya butuh bantuan tentang FPGA Design aal2!!

[standardon]

Saya merancang aal2 dengan FPGA, tapi ITU-T I.363.2 terlalu rumit dan saya tidak tahu
bagaimana menerjemahkan hdl I.363.2 untuk Verilog algoritma dan kode FSM,

Apakah ada buku tentang algoritma menerjemahkan teks (I.362.2) ke kode Verilog, atau FSM
ada orang yang dapat membantu saya, thank u !!!!!