satu masalah tentang ModelSim

[nineleo]

Aku menulis tcl script untuk mengkompilasi Verilog file tersebut, misalnya

#! / usr / bin / tclsh
exec vlib bekerja
exec vmap bekerja bekerja
exec vlog-cepat \
define DDR \
# Define VGA \
top.v \
top_tb.v
terdapat kesalahan dalam enam baris (komentar baris) ketika menjalankannya.
Tetapi jika perubahan ke c-shell script, akan ada masalah.
mengapa?
bagaimana cara memperbaikinya?

 

[srisrisri]

Halo semua,
Saya memiliki masalah dalam ModelSim 5,7 pada RH Linux 9.
Setiap kali saya mencoba untuk menambahkan sinyal ke gelombang, software crash memberikan kode keluar sebagai segmentasi kesalahan.Saya mencoba untuk menguji dengan sangat sangat primitif VHDL kode.Bahkan kemudian crashed.Any hints tentang apa yang terjadi dan bagaimana cara ini benar?
Terima kasih,
SSS

 

[cnspy]

Saya tidak yakin, namun jika Anda menghapus komentar baris (baris keenam) akan ok.

Jika Anda modelsim crashed, memeriksa lisensi Anda terlebih dahulu.

Sebagian besar jenis happend sesuatu pada memperbaiki versi.

 

[hgby2209]

coba berikut ini:

#! / usr / bin / tclsh
exec vlib bekerja
exec vmap bekerja bekerja
exec vlog-cepat \
define DDR \# define VGA \

;
# Define VGA \
top.v \
top_tb.v

 

[dada1019]

exec vlib bekerja
exec vmap bekerja bekerja
exec vlog-cepat \ top.v \ top_tb.v