RF Synthesizer desain?

[mitgrace]

Dear All:
Aku akan merancang sebuah RF Synthesizer, The referensi jam 32KHz.The VCO adalah 3G,
Dan Loop filter embed di IC.Apakah ada orang yang punya komentar?
Ini seperti PLL convertional tidak cocok di sini, Any Comment??

 

[master_picengineer]

Hai,

Apakah Anda blok yang berbeda, PFD, CP, VCO ..atau Anda harus mendesain komponen-komponen ini juga?

VCO adalah 3 Ghz maksudmu?
Jika begitu, jangan Anda berpikir bahwa laporan VCO_freq / ref_freq besar?

 

[mitgrace]

Dear master_picengineer:
Ini adalah masalah besar bagi saya.kita melihat prodcut lain melakukan hal itu, saya tidak yang struktur RF synthesizer.mereka menggunakannya?DO u memiliki komentar?

 

[Mazz]

mitgrace adalah lupa untuk mengatakan bahwa dia perlu systhesize FM band (sekitar 100MHz).Dia akan menggunakan VCO 3GHz paling mungkin untuk mengintegrasikan tangki di IC VCO (kami telah melewati diskusi di topik yang lain).Jadi rasio FLO / FREF tidak begitu tinggi.
Mazz

 

[mitgrace]

Dear Mazz:
Anda benar, Produk ini implemebt oleh perusahaan lain.Tapi kita tidak tahu mengapa mereka menggunakan input dan LC 32K VCO adalah 3GHz, dan diembed loop filter.
Kami kira mereka menggunakan digiltal PLL, VCO adalah LC bukan oleh LC DCO, blok lain mereka menggunakan metode digital untuk menyelesaikannya.Actullay ini adalah mengapa kita mempelajarinya.Harap referensi si4701 datasheet.Ada komentar??

 

[RFDave]

Saya menduga bahwa kristal 32 kHz termurah tersedia kuarsa xtal.Untuk cocok dengan LC osilator on-chip, Anda perlu kecil L dan C, sehingga Anda memiliki frekuensi osilator tinggi.Terpadu loop filter karena Anda tinggal di chip dan tidak perlu khawatir tentang apa yang seorang pelanggan mengimplementasikan dari chip, dan sedikit menghemat uang untuk komponen eksternal.

Dave
www.keystoneradio.com

 

[zeloyu]

frekuensi referensi terlalu kecil
fraksional-N PLL harus digunakan

 

[khouly]

Silabs memiliki arsitektur PLL mereka sendiri yang DSPLL yang merupakan PLL yang telah DSP bagian untuk mengontrol kinerja gangguan fase, dan mereka juga dapat menerapkan penyaring sebagai penyaring digital

tentang 3 GHz VCO, mereka membuat ini frekuensi sangat tinggi sehingga semua dapat diintegrasikan VCO kemudian menggunakan satu set garis pembagi untuk mendapatkan frekuensi yang dikehendaki

khouly

 

[Mazz]

Beberapa detail di posting di khouly www.silabs.com / public / dokumen / marcom_doc / mcoll / Timing / id / DSP_Driven_Clocks.PDF

Berhati-hatilah: itu sepertinya kepada saya bahwa mereka menggunakan PLL semacam ini tidak arsitektur untuk menghasilkan osilator lokal untuk aplikasi radio (yang mungkin ada banyak alasan untuk ini).Melihat PLL GSM misalnya, aku hanya melihat pendekatan tradisional.

Berdasarkan pengalaman saya, generasi LO FM (untuk aplikasi seluler) dapat diintegrasikan sepenuhnya menggunakan PLL arsitektur tradisional.

Saya berharap dapat membantu.

Mazz

 

[jecyhale]

Sulit untuk desain.

Anda harus merancang filter loop yang sesuai.Ditambahkan setelah 1 menit:Apa waktu kunci dari sistem Anda.jika Anda tidak peduli waktu kunci, mungkin mudah.