rendah Power pipa ADC

S

sachinagg77

Guest
Dear Teman

Saya sedang mencari ide-ide desain yang rendah pada pipa daya ADC.Aku mempertimbangkan berbagi op-amps antara tahap berturut-turut.Umpan balik atau saran tentang ini akan sangat dihargai.

Salam
Sachin

 
Cerita sangat sederhana:

Desain w / o mempertimbangkan efek mismatch.Kemudian anda dapat menggunakan perangkat daerah dekat minimum.

Mentolerir miss keputusan dalam comparators karena kebisingan.Jika Anda memiliki desain headrooms memperbaiki kesalahan.

Pipa sangat ideal untuk melaksanakan kesalahan koreksi dan kalibrasi.Semua baru sub-100fJ/Decision hasil ini didasarkan pada dua item.

 
Dear RFSystem

Thanks for your comments.Let me mengulangi poin Anda untuk memastikan bahwa saya memahami dengan benar.

1) Menggunakan ukuran minimum yang rendah akan menurunkan parasitics sehingga mengurangi kebutuhan daya untuk menggerakkan ini parastics

2) saya bekerja dengan VDD = 1.8V (min = 1.6V).Saya swing persyaratan juga banyak.Hal ini mencegah dari mengurangi output amplifier Transistor: Besar Transistor => besar parasitics => kuasa besar

3) Saya memahami bahwa comparator spesifikasi yang sangat rendah karena kesalahan koreksi digital tetapi ADC adalah sirkuit dengan resolusi tinggi dan saya harus menyelesaikan paling tidak 2 bit per tahap efektif.Hal ini memungkinkan sedikit margin untuk bermain dengan akurasi comparator.

I am looking forward for your comments lebih lanjut.
Salam
Sachin

 
Untuk

1) Ya

2) Tidak, tegangan ayunan tidak berhubungan dengan daya.Anda dapat skala perangkat dengan kondisi berkendara.
accuracy spec for the comparator.

3) Jika correcable arsitektur dipilih tidak
ada akurasi spec untuk comparator.Lainnya yang harus menyertakan koreksi headroom maksimum mismatch atau offset tegangan, atau yang baik dalam domain itu beroperasi.Kebisingan masih bisa rised karena hanya ditambahkan atau sisa subtracted harus akurat setelah kalibrasi.Tapi masih waktu penyelesaian pelanggaran yang dapat diterima jika mereka menghasilkan kesalahan faktor linear.

 
Tentang (2), I think that swings berhubungan dengan tegangan listrik.Karena besar ayun persyaratan, skala bawah output perangkat tidak layak (akan mengakibatkan peningkatan VDS persyaratan).Oleh karena itu, diperlukan perangkat besar dan ini mengarah ke peningkatan parasitics pada keluaran dan dengan itu lebih kuasa untuk mengusir mereka.

What is your opinion?

Salam
Sachin

 
Tentang (2) ada dua efek counteracting untuk total konsumsi daya.

1.Jika hampir 100% dari pasokan dapat digunakan untuk pemrosesan sinyal DC yang diperlukan adalah minimal.

2.Untuk tahap desain output memang jika anda ingin pendekatan pasokan atas 10% atau 5% anda perlu sama memperpanjang perangkat output yang lebih besar meningkatkan daya berkendara untuk bandwidth yang sama.

Jika Anda dapat memperkirakan angka ini Anda sebenarnya sirkuit arsitektur langkah berikutnya adalah untuk menemukan daya minimum.Hal ini dapat misalnya 87,3% dari pasokan.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top