V
voho
Guest
Hi all
Konfigurasi adalah proses loading bitstream desain ke dalam FPGA konfigurasi internal memori.Readback adalah proses membaca data.
Jika seseorang dapat membantu saya jika selalu melakukan hal ini:
CAPTURE_VIRTEX komponen yang digunakan dalam desain FPGA untuk mengontrol kapan logika
negara dari semua register konfigurasi ditangkap dalam memori.CLK pin yang dapat drivenby jam setiap sumber yang akan menyinkronkan Ambil dengan perubahan logika negara bagian
register.
Thank's regards
Konfigurasi adalah proses loading bitstream desain ke dalam FPGA konfigurasi internal memori.Readback adalah proses membaca data.
Jika seseorang dapat membantu saya jika selalu melakukan hal ini:
CAPTURE_VIRTEX komponen yang digunakan dalam desain FPGA untuk mengontrol kapan logika
negara dari semua register konfigurasi ditangkap dalam memori.CLK pin yang dapat drivenby jam setiap sumber yang akan menyinkronkan Ambil dengan perubahan logika negara bagian
register.
Thank's regards