ram desain dengan kode Verilog

[siva_7517]

Hai,

Saya harus menggunakan ram di desain ASIC.Saat ini, i am menggunakan kode Verilog untuk mengembangkan desain.Aku butuh pedoman tentang bagaimana kode yang Verilog kecerdasan pengkodean untuk instantiate ram.Mari mengatakan i mempunyai 4 masukan untuk menghemat ram saya serentak, bagaimana saya dapat melakukannya dalam kode Verilog.

thanks in advance
Siva

 

[sree205]

http://www.asic-world.com/examples/verilog/memories.html

hope this helps.

tetapi, jika ur akan menggunakan RAM sampai tahap GDSII, u mungkin memerlukan memori kompiler dari vendor, yang juga akan memberikan u dengan netlist untuk itu.