PSRR OTA

[ambreesh]

Hai,

Jika ada di antara kalian telah membaca kertas berikut, tolong bantu.

Power supply rasio penolakan transkonduktansi operasional amplifier
Willy Sansen dan IEEE MSJ Steyaert transaksi pada sistem sirkuit dan September 1990

Tanda konvensi tidak jelas untuk misalnya eq6 dan eq7 sama untuk eq9, mengamati tanda (go5 scp5).
Saya merasa bahwa penjelasan untuk PSRR untuk "Sumber satge input ditambah dengan beban aktif" tidak sesuai prosedur yang didefinisikan di koran.Jika saya tidak mengerti itu bisa salah satu dari kalian please help.
Kertas sudah diupload dalam makalah IEEE Permintaan forum

 

[paulux]

Tanda-tanda untuk eq6, 7 harus benar.Anda dapat mempertimbangkan seperti ini dengan model M5 menjadi perangkat pasif dengan setara go5 G = sCp5.Kemudian ketika Vdd meningkat, lebih banyak arus menyuntikkan ke M8 dan kemudian dicerminkan oleh M7 untuk output node dan dengan demikian meningkatkan iout tenggelam.Dengan mengasumsikan iout tenggelam untuk menjadi positif, Anda akan mendapatkan eq 6 & 7.
Atau Anda dapat memperoleh sinyal kecil rinci model Gambar 4 dan kemudian menetapkan ac Vdd sebagai masukan dan menghitung.Ini adalah cara yang paling lengkap untuk mengkonfirmasi argumen Anda.

 

[ambreesh]

Hai,
Tapi kami telah equation7 berasal dari eq6.Dan kita dapat mengharapkan kesalahan pencetakan.
Juga karya tulis menjelaskan metode yang lebih mudah menemukan PSRR, jadi tidak ingin memiliki model sinyal kecil lengkap.
Juga melihat ke penjelasan PSRRvdd "coupledInput Sumber panggung dengan beban aktif", cobalah menerapkan procediue ia menyarankan dan apa penjelasan yang diberikan.Aku tidak bisa menghubungkan dua.Jika Anda bisa membantu.

 

[paulux]

Thanks for your membaca.
Saya setuju dengan Anda bahwa seharusnya eq7 kesalahan pencetakan.
Penulis dalam kertas yang hanya menyederhanakan analisis dengan mengasumsikan bahwa
(1) resistansi dioda-terhubung M3 sangat kecil (dibandingkan dengan go1) bahwa setiap Vdd variasi akan masuk ke simpul a.
(2) setiap variasi tegangan node yang akan mengalir ke simpul vc (sumber terminal M1 & M2) melalui go1.Kemudian tegangan pada vc akan pergi sepenuhnya ke node b melalui gerbang Common konfigurasi M2.Oleh karena itu, "penghalang" bagi ac Vdd lewat jalur sinyal M3, M1 & M2 hanya go1.Demikian pula jalan lain melalui M4 untuk output hanya go4.Sejak go1 & go4 berada di paralel, yang setara go1 G = go4.Demikian juga berlaku untuk kasus kapasitor.

 

[ambreesh]

Hai,

Ini adalah bagaimana aku mengerti, kalau kita pergi sesuai prosedur, fungsi transfre saat ini adalah dari M3 M4 cermin untuk saat ini gain simpul.Arus yang harus diterapkan ke cutside yang memiliki fungsi transfer saat ini, harus mengalir dari Vdd ke sisi yang membelah.Hal ini akan menyebabkan arus sourcing t M4 gain simpul.

Apakah kita menganggap bahwa potensi simpul Vc go1.vdd bervariasi sebagai arus yang mengalir ke dalamnya.Yang mengarah kepada variasi dalam potensi sumber M2 nd M1 pasangan diferensial dan gmVgs arus mengalir melalui sumber-sumber M1 nd M2.
Jika kita perhatikan arus yang mengalir dari M1, ini mengalir dari sumber untuk Tiriskan ke M3 dan M3 akan cermin itu dengan cara yang sama ke M4 dan tenggelam dengan cara yang mendapatkan arus dari node.Akan tetapi saat ini dari M2 untuk mendapatkan node akan masuk ke dalam mendapatkan node dan baik sebagai besarnya arus yang sama tetapi berlawanan arah mereka membatalkan.
Saya tidak yakin pikiran ini tapi akan menyenangkan jika Anda bisa memberi penjelasan di atasnya

 

[paulux]

Hi ambreesh,
Argumen anda logis & masuk akal.Tapi saya menduga bahwa penulis diperkirakan pada M3 sebagai sangat sangat kecil resistor yang setara dengan jumlah yang sangat kecil "ac" perbedaan tegangan antara Vdd & node b yang dihasilkan.Ini tegangan ac sangat kecil tidak cukup untuk menyebabkan M5 untuk mencerminkan arus ac.

Menurut pendapat saya, di atas hanya pendekatan yang dapat dibenarkan jika semua nilai gm, ro & C yang tersedia untuk aproksimasi.
Mohon komentar atau memberikan pendapat mengenai pandangan-pandangan saya di atas.