S
seeya
Guest
Prototyping sistem DAC menggunakan lampu sorot
Oleh Michael Santarini, EE Times
Jun 2, 2003 (8:06)
URL: http://www.eedesign.com/story/OEG20030602S0040San Mateo,
California - Monterey Desain Sistem akan melihat dulu nya kalipso silicon prototyping sistem virtual di Desain Otomasi Konferensi minggu ini.
Monterey menciptakan alat yang menggabungkan oleh sonar fisik sintesis-alat dengan desain IC Wizard perencana didapat ketika diperoleh Aristo Teknologi
Inc Dibangun di atas sebuah hirarki database, alat menggabungkan desain hirarkis perencanaan, sintesis fisik dan fisik prototyping.Ia menggantikan individu IC Wizard dan alat sonar.
Dave Reed, Vice President pemasaran di Monterey (Sunnyvale, California), mengatakan kalipso adalah alat untuk mengambil desainer dari pra-RTL fisik prototyping melalui penempatan dioptimalkan pintu.
"Ketika desain arsitek yang menggambar desain mereka, mereka buta karena pada dasarnya apa masalah fisik mereka adalah dengan membuat desain rencana mereka," ujar Reed."Kalipso akan mengijinkan tim desain untuk membuat desain keputusan sangat penting dalam desain awal siklus."
Mendapatkan melompat pada masalah fisik dengan kalipso beta telah memungkinkan pelanggan untuk membuat desain 30 persen lebih kecil dan lebih cepat 15 persen dan 10 persen lebih mahal daripada membuat-desain yang tidak pengumpilan teknologi, Reed said.
Model di keranBeta pelanggan termasuk Toshiba, Fujitsu dan ricoh.
Sesuai dengan pendekatan Monterey, kalipso akan digunakan dalam perbaikan berturut-turut-metodologi.Desainer diharapkan untuk menggunakan kalipso pra-RTL untuk menciptakan model-model blok dan berbagai fungsi dalam sebuah desain.Model yang akan ditetapkan dalam Verilog dan akan memberikan waktu, tenaga dan kebutuhan daerah.
Kemudian menemukan alat yang optimal layout dan memungkinkan desain arsitek menemukan campuran optimal waktu, dan daerah kekuasaan.
Karena yang kalipso merges estimasi kemampuan IC Wizard dengan kemampuan desain sonar, Reed mengatakan alat hirarkis memungkinkan untuk waktu dan tenaga.
Sehingga pengguna dapat mengoptimalkan waktu jalan yang spans beberapa blok tanpa membicarakan setiap blok dan mengoptimalkan setiap subpath dengan desain
dari jalan waktu.
Jika rel listrik adalah widened di tingkat chip, kalipso dapat segera dan secara bertahap mengukur efek IR di drop di seluruh blok, Reed said.
Bila waktu perubahan dibuat, pengguna segera diberitahu bagaimana perubahan waktu antar dan intrablock IR terjatuh, dan sebaliknya, katanya.
Setelah memuaskan prototipe telah selesai, sebuah kelompok desain dapat menghasilkan RTL blok yang membentuk tata letak dan kemudian menjalankan blok melalui sintesis.
Sonar kemudian mengambil alih teknologi.Pengguna dapat melakukan perencanaan dengan desain kalipso, mengoptimalkan pintu dalam desain.Alat menghasilkan sebuah dioptimalkan penempatan pintu level netlist dalam format standar industri, siap untuk desain fisik alat.
Kalipso dimulai dari $ 225.000 untuk satu tahun berlangganan.
Oleh Michael Santarini, EE Times
Jun 2, 2003 (8:06)
URL: http://www.eedesign.com/story/OEG20030602S0040San Mateo,
California - Monterey Desain Sistem akan melihat dulu nya kalipso silicon prototyping sistem virtual di Desain Otomasi Konferensi minggu ini.
Monterey menciptakan alat yang menggabungkan oleh sonar fisik sintesis-alat dengan desain IC Wizard perencana didapat ketika diperoleh Aristo Teknologi
Inc Dibangun di atas sebuah hirarki database, alat menggabungkan desain hirarkis perencanaan, sintesis fisik dan fisik prototyping.Ia menggantikan individu IC Wizard dan alat sonar.
Dave Reed, Vice President pemasaran di Monterey (Sunnyvale, California), mengatakan kalipso adalah alat untuk mengambil desainer dari pra-RTL fisik prototyping melalui penempatan dioptimalkan pintu.
"Ketika desain arsitek yang menggambar desain mereka, mereka buta karena pada dasarnya apa masalah fisik mereka adalah dengan membuat desain rencana mereka," ujar Reed."Kalipso akan mengijinkan tim desain untuk membuat desain keputusan sangat penting dalam desain awal siklus."
Mendapatkan melompat pada masalah fisik dengan kalipso beta telah memungkinkan pelanggan untuk membuat desain 30 persen lebih kecil dan lebih cepat 15 persen dan 10 persen lebih mahal daripada membuat-desain yang tidak pengumpilan teknologi, Reed said.
Model di keranBeta pelanggan termasuk Toshiba, Fujitsu dan ricoh.
Sesuai dengan pendekatan Monterey, kalipso akan digunakan dalam perbaikan berturut-turut-metodologi.Desainer diharapkan untuk menggunakan kalipso pra-RTL untuk menciptakan model-model blok dan berbagai fungsi dalam sebuah desain.Model yang akan ditetapkan dalam Verilog dan akan memberikan waktu, tenaga dan kebutuhan daerah.
Kemudian menemukan alat yang optimal layout dan memungkinkan desain arsitek menemukan campuran optimal waktu, dan daerah kekuasaan.
Karena yang kalipso merges estimasi kemampuan IC Wizard dengan kemampuan desain sonar, Reed mengatakan alat hirarkis memungkinkan untuk waktu dan tenaga.
Sehingga pengguna dapat mengoptimalkan waktu jalan yang spans beberapa blok tanpa membicarakan setiap blok dan mengoptimalkan setiap subpath dengan desain
dari jalan waktu.
Jika rel listrik adalah widened di tingkat chip, kalipso dapat segera dan secara bertahap mengukur efek IR di drop di seluruh blok, Reed said.
Bila waktu perubahan dibuat, pengguna segera diberitahu bagaimana perubahan waktu antar dan intrablock IR terjatuh, dan sebaliknya, katanya.
Setelah memuaskan prototipe telah selesai, sebuah kelompok desain dapat menghasilkan RTL blok yang membentuk tata letak dan kemudian menjalankan blok melalui sintesis.
Sonar kemudian mengambil alih teknologi.Pengguna dapat melakukan perencanaan dengan desain kalipso, mengoptimalkan pintu dalam desain.Alat menghasilkan sebuah dioptimalkan penempatan pintu level netlist dalam format standar industri, siap untuk desain fisik alat.
Kalipso dimulai dari $ 225.000 untuk satu tahun berlangganan.