PROM pemrograman isu

[Navya]

Kami melakukan pengujian di Xilinx ISE dengan menggunakan PCI XC3s1500 inti yang kita telah dimodifikasi
Pada "Total setara gate count = 747.282 untuk desain" dan "Tambahan JTAG gate count untuk IOBs = 4176". Jika hal ini adalah jumlah total pintu dimanfaatkan oleh kode kita, maka akan XC3s400 sudah cukup untuk menjalankan kode yang sama?

 

[bis_]

Gapura sederhana hanya untuk menghitung perkiraan kemungkinan.Tetapi telah XC3s400 gerbang indeks 400K, Anda membutuhkan desain tentang 750K pintu.Ada sangat kecil atau tidak ada kesempatan untuk menerapkannya ke dalam XC3s400.(Ingat tentang perbedaan dalam paket perangkat / pin-count pilihan antar perangkat, melihat dokumen DS099) Tetapi sangat sederhana untuk menguji ini.Mengubah perangkat dalam proyek Anda dan coba untuk muat mereka.

bis

 

[Navya]

Hi bis,
Saya ingin menjelaskan bahwa ur kesimpulan salah kode yang sama dapat didownload ke fpga dengan 400 pintu.sucessful kami dalam men-download file yang sama bit.Total setara gate count tidak memiliki koneksi dengan ip inti, ini bervariasi sesuai ..

 

[bansalr]

Per pemahaman saya setara gerbang untuk menghitung jumlah total gate count untuk Logic memori.

1500 Device 1500K equivalnet akan dihitung sebagai gerbang logika dilaksanakan di clb dan memori akan ekstra.that's why ur dapat sesuai dengan desain dalam 400.

membandingkan seluruh fpga Lut
dari penggunaan dan pemanfaatan Bram tidak pas untuk logika hitungan.yakni yang menunjukkan angka untuk asic setara.