pra dan pasca-layout simulasi

[balasub]

Bagaimana tata letak simulasi pra dan pasca simulasi tata letak yang berbeda? Juga bagaimana mereka berbeda dari verifikasi fungsional?

 

[mahmoudgazzar]

Pra-layout simulasi adalah yang Anda gunakan untuk memeriksa apakah pintu level netlist Anda (tepat setelah Sintesis) adalah fungsional correct.but simulasi tata letak pos "tidak lagi digunakan" adalah untuk memeriksa bahwa netlist tingkat gerbang masih fungsional setara layout pra-satu karena sudah ditambah dengan jam pohon, buffer, scan rantai dll. Dalam aliran desain fisik hari ini, desainer menggunakan fungsional verifikasi sebagai cara untuk memeriksa bahwa fungsi sirkuit yang tepat setelah menggunakan formulasi matematika synthesis.it bukan yang simulation.it dinamis jauh lebih cepat dan lebih dewasa sekarang. mereka juga menggunakan STA "analisis waktu statis" untuk mengimbangi kenyataan bahwa verifikasi fungsional tidak dapat memeriksa waktu sirkuit ....

 

[aji_vlsi]

Sebenarnya bahkan hari ini beberapa chip high end lakukan signifikan pasca-layout simulasi sebagai STA dan resmi equiv memeriksa isu-isu ketinggalan dalam bidang: 1. Asynchronous batas 2. Domain beberapa jam dll Kami Infact memiliki lokakarya setengah hari memfokuskan secara eksklusif pada topik ini dan telah hadir di masa lalu oleh orang-orang dari Salam TI dll Ajeetha, CVC Berikutnya SV saja dimulai pada 9 Februari akhir. Lihat: http://sv-verif.blogspot.com untuk rincian