Power on reset

T

Tianlei

Guest
Hai,

Untuk merancang ulang daya pada sirkuit yang akurat dan baik TC ambang.
Satu struktur yang saya tahu: bandgap resistor tangga komparator
Apakah ada struktur lain?

Selain itu, jika hanya rangkaian tanggapan untuk sebuah pulsa lebih luas daripada 30us, tampaknya bahwa kebutuhan 30us kapasitor yang sangat besar.Apakah ada rangkaian achitecture yang tidak membutuhkan kapasitor besar?

Bisakah Anda pls memberikan saran atau beberapa kertas referensi?

Thanks in advance
Tianlei

 
Anda dapat menggunakan IC reset seperti Maxim

h ** p: / / www.maxim-ic.com/products/supervisors/simple_resets.cfm

 
Saya ingin mendesain ulang daya pada sirkuit di IC.jadi saya ingin tahu detail struktur.Terima kasih
Tianlei

 
Hai,

Anda dapat mencoba menggunakan jaringan penundaan RC, dengan kapasitor eksternal sehingga Anda dapat mengatur lebar pulsa dan memicu Schmitt pada tahap berikutnya.

Semoga beruntung!

 
Anda dapat menyalin sirkuit internal dari 74.123 dari 74 seri buku.
IC ini selalu menghasilkan denyut pada kekuasaan-di dan pulsa dengan dapat ditentukan oleh C atau R. ..

 
hai
Anda dapat menggunakan digital counter untuk memperbesar ulang pulsa.
Yang saya tahu, mungkin sesuai kebutuhan Anda

 
Hai,
Yang saya tahu reset IC menggunakan bandgap adalah yang paling populer untuk menyumbang variasi proses, suplai tegangan dan suhu drift.Namun ukuran chip mungkin agak besar. Sirkuit lain menggunakan R / C mungkin memiliki variasi yang lebih besar dalam proses, saya kira.

 
Sejauh yang saya tahu, selama daya sinyal reset telah dihasilkan, maka lebar pulsa dapat dengan mudah diperluas dengan menggunakan logika lain,
tidak akan menjadi masalah

 
metode Aku sudah melihat sebagian besar menggunakan rangkaian RC-jenis keterlambatan.tapi bukannya besar R, L MOSFET sangat panjang digunakan untuk membuat arus menetes.mungkin 1 / 100 atau lebih.Ini adalah lebih kecil dari sebuah resistor.

 
Anda mungkin ingin berhati-hati dengan sirkuit PoweronReset menyebabkan jika mereka tidak bekerja Anda mungkin memiliki masalah besar terakhir pada

pastikan bandgap adalah PowerUp bangun sebelum memicu POR aktif sehingga membuatnya rendah dan tetap rendah selama PowerUp atau cokelat keluar.

memilih tingkat ciruit sensitif tidak sensitif tepi, yaitu mencari dont transien pada catu daya seperti sisi kenaikan sebagai catu daya muncul probabilitas tinggi yang menyebabkan POR tidak akan didukung dengan benar.

berhati-hati dengan keakuratan bandgap.Ketepatan mutlak mengatakan 1.2 /-20ishmV ditambah mengatakan 50 sampai 100ppm / C lebih dari temp

 
Sebuah counter Digita dapat memecahkan masalah Anda, tapi mungkin berakhir biaya lebih.Topi tidak begitu mahal pula.

 
Can anyone memberikan lebih detail di sirkuit yang digunakan untuk di daya chip reset?Biasanya ada komparator dengan satu masukan yang datang dari sebuah resistor / kapasitor pembagi dan yang lain dari bandgap.Apa topologi rangkaian yang digunakan untuk komparator?Dan apa output dari komparator (reset?), Di mana ia pergi?

Terima kasih

 
Aku akan memberitahu apa yang saya telah digunakan.
1.Sebuah resistor DEVIDER.Salah satu resistor harus disesuaikan.
2.A BGR
3.Sebuah komparator hystersis internal.Dengan satu masukan frpm BGR dan lain dari resistor DEVIDER.
4.Asumsikan BGR adalah negatif DEVIDER masukan dan resistor input positif.Ketika pasokan hits ambang batas yang positif, output komparator pergi tinggi.
5.output ini pergi ke sebuah saklar yang menghubungkan sebuah sumber arus untuk sebuah kapasitor.
6.Kapasitor korsleting ke tanah oleh sebuah saklar yang dikendalikan oleh output komparator pertama.
7.Pengisian dari kapasitor menentukan waktu penundaan.
8.Feed output dari kapasitor dan BGR untuk anaother komparator.Sekali tutup BGR pungutan di luar tegangan yang POR adalah deasserted.

 
i am terkejut beberapa disebutkan counter untuk tugas sederhana seperti ini.
u mempertimbangkan pengorbanan: rangkaian kompleksitas, konsumsi daya, kebisingan (jika u tidak berhati-hati) .., y akan satu menginginkan sebuah counter untuk 30us penundaan.
Do the math, menggunakan beberapa ratus Nas, itu akan membutuhkan hanya 1-2pF untuk mendapatkan 30us.
Struktur apa yang Anda gunakan untuk mewujudkan kapasitor?
Adalah 1-2pF besar dalam chip Anda?

 
Hi ambreesh,

Quote:

3.
Sebuah komparator hystersis internal.
Dengan satu masukan dari BGR dan lain dari resistor DEVIDER.

4.
Asumsikan BGR adalah negatif DEVIDER masukan dan resistor input positif.
Ketika pasokan hits ambang batas yang positif, output komparator pergi tinggi.
 
bisa Anda tunjukkan struktur bandgap resistor tangga komparator

 
Dear wuwuwengong,
Bisa tolong rumit.
Apakah Anda ingin skematis untuk POR lengkap, atau sesuatu yang lain.
Saya telah upload beberapa dokumen untuk POR studi IEEE searct di koran.Mungkin itu akan membantu

 
ambreesh wrote:

Aku akan memberitahu apa yang saya telah digunakan.

1.
Sebuah resistor DEVIDER.
Salah satu resistor harus disesuaikan.

2.
A BGR

3.
Sebuah komparator hystersis internal.
Dengan satu masukan frpm BGR dan lain dari resistor DEVIDER.

4.
Asumsikan BGR adalah negatif DEVIDER masukan dan resistor input positif.
Ketika pasokan hits ambang batas yang positif, output komparator pergi tinggi.

5.
output ini pergi ke sebuah saklar yang menghubungkan sebuah sumber arus untuk sebuah kapasitor.

6.
Kapasitor korsleting ke tanah oleh sebuah saklar yang dikendalikan oleh output komparator pertama.

7.
Pengisian dari kapasitor menentukan waktu penundaan.

8.
Feed output dari kapasitor dan BGR untuk anaother komparator.
Sekali tutup BGR pungutan di luar tegangan yang POR adalah deasserted.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top