pertanyaan tentang rangkaian bandgap

[xz781122]

Saya ingin merancang suatu CMOS bandgap circuit.So saya harus menggunakan PMOS untuk membentuk dioda (dioda 3 dalam gambar). Tapi bagaimana saya bisa mensimulasikan dioda ini? Dapatkah saya hanya menggunakan node sumber dan node massal untuk membentuk sebuah dioda ( sama seperti pada gambar) dan menempatkan dioda ini dalam rangkaian langsung? Saya telah melakukan simulasi di hspice.but dioda ini saya tidak bisa mendapatkan curve.How VI yang benar akan i lakukan untuk membentuk sebuah dioda dengan proses CMOS.
Maaf, tapi Anda harus login untuk melihat lampiran

 

[aryajur]

Pelaksanaan dioda dalam bandgap Anda harus menggunakan BJT lateral yang terbentuk dalam proses CMOS, seperti yang ditunjukkan pada gambar.Dalam PNP BJT kolektor Anda adalah substrat dan yang dilandaskan jika Anda tanah dasar (N-baik) dan kemudian menggunakan source / drain dari transistor Anda dapat menggunakannya sebagai dioda untuk Bangap sirkuit.
Tapi ini menunjukkan tata letak gambar.Untuk menggunakannya untuk simulasi Anda harus Lateral model BJT teknologi CMOS Anda bekerja dengan.Anda harus bisa mendapatkannya dari siapa saja yang memasok Anda normal transistor MOS model.
BJT menggunakan model yang mereka berikan dan menghubungkan BJT sebagai dioda seperti yang dijelaskan di atas (Grounding Base dan Kolektor dan menggunakan dioda emitor sebagai sambungan p) Dan menggunakannya dalam rangkaian bandgap Anda.
Itu adalah bagaimana hal itu harus dilakukan.
Maaf, tapi Anda harus login untuk melihat lampiran

 

[sunking]

mengapa tidak menggunakan vertal pnp?sangat populer dalam merancang cmos banggap.

 

[huojinsi]

Untuk aryajur
Mengapa bukan menggunakan transistor PNP parasit vertikal sebagai dioda dalam rangkaian CMOS bandgap referensi?

 

[Robert Qi]

Umumnya, pengecoran akan menawarkan GDS bjt Anda dengan model dan rempah-rempah.U dapat menggunakannya secara langsung.Hal ini tidak perlu merancang bjt diri Anda sendiri, atau Anda tidak bisa mendapatkan parameter model bumbu bjt Anda.

 

[aryajur]

Saya minta maaf karena susunan kata yang salah.Aku berarti BJT vertikal.

 

[vonleo]

jika lateral BJT tersedia, saya kira itu lebih efisien daripada vertikal.

 

[rfsystem]

Poli-lateral PNP (PPNP atau LPPNP) bjt disebut poli karena lebar dasar didefinisikan oleh panjang saluran gerbang poly.Hal ini berlaku 5-terminal sebuah perangkat.

P: Gatepoly
B: Base NWELL
E: Inner P Daerah
C: Outer P Ring

Gain arus w / o N * terkubur lapisan antara 2-10.Itu cukup untuk menggunakan PPNP sebagai penguat.Arus kolektor diubah menjadi resistor dengan memberikan sekitar 10-20 sebagai gain tegangan.Yang mengurangi persyaratan offset oleh lipat dalam hal daerah untuk penguat kesalahan.Itu khas sebuah PMOS.

Masalahnya adalah bahwa jarang peleburan model perangkat ini.Ada sejumlah besar perangkat yang dapat Anda gunakan untuk memperbaiki desain Anda.Tapi peleburan adalah gerbang prosesor.

 

[jcpu]

Dear Sir:

Bagaimana Anda akan menggunakan perangkat seperti PPNP?
Ada hal semacam itu di sebagian besar rangkaian simulator.

Praktis, kita mungkin harus erat gerbang poli AVDD?
Untuk tujuan model atau simulasi.

 

[rfsystem]

Saya menyarankan untuk menggunakan rasio emitor seperti dalam sel PTAT klasik.Jumlah emitter terhubung paralel yang di seri dengan resistor PTAT menentukan saat ini.Perbedaan arus kolektor diperkuat oleh dua poli resistor atau NMOS dalam mode linier.Perbedaan tegangan ini semakin diperkuat oleh sebuah panggung dengan melipat PMOS cascode.Penguat drive maka tegangan bandgap langsung.Dasar dihubungkan ke PPNP VSS.Bias jatuh tegangan pada resistor poli harus kurang dari 10-15 * VT.

Model PPNP adalah subcircuit dengan 2-3 PNPs dan PMOS.Poli adalah reguler yang terhubung ke emitor.Yang memberikan beberapa saluran inversi dan mengurangi kebisingan berkedip.