Pertanyaan tentang LDO

A

Analog_starter

Guest
Hi all,

Saya punya beberapa pertanyaan mengenai LDO dan bandgap untuk itu.
Mengapa selalu ada ditambahkan kapasitansi besar antara bandgap output (VBG)
dan gnd?
Dan untuk tingkat apa LDO arus keluaran tersebut harus memerlukan batas arus rangkaian?
Terima kasih.

Salam
Analog_starter

 
1.Suara rendah
2.Untuk saat ini besar (300mA atau lebih)

 
Analog_starter wrote:

Hi all,Saya punya beberapa pertanyaan mengenai LDO dan bandgap untuk itu.

Mengapa selalu ada ditambahkan kapasitansi besar antara bandgap output (VBG)

dan gnd?

Dan untuk tingkat apa LDO arus keluaran tersebut harus memerlukan batas arus rangkaian?

Terima kasih.Salam

Analog_starter
 
Memasang kapasitor VBG adalah untuk mengurangi suara dan bergelombang.Rangkaian kecepatan tinggi kapasitor ini akan mengurangi waktu pemulihan.

 
Lain yang lebih penting dipertimbangkan adalah bias AC stabilization.you Simu dapat menganalisa

 
batas saat ini tingkat aktivasi rangkaian seharusnya fungsi disipasi daya dalam transiistor lulus dari LDO

 
tentang kapasitansi besar!
Anda dapat merujuk makalah ini!

 
silahkan down load
Maaf, tapi Anda harus login untuk melihat lampiran

 
topi adalah untuk menyediakan tiang freq rendah untuk menyaring kebisingan, dan mengurangi waktu untuk stablizing output.
namun siapa pun dapat menjelaskan: dengan freq rendah diperkenalkan, Bagaimana untuk menjaga kestabilan? ketika kita dc AC simulaition, kami selalu menyuntikkan AC vref sinyal dari titik, dan melihat respon AC di jalur umpan balik (tengah dua resistor umpan balik). kemudian di jalur sinyal, topi tambahan dengan memperkenalkan tiang freq rendah, saya pikir ini akan menyebabkan instable.

 
Namun, topi besar akan memperkenalkan tiang freq rendah, dan mengurangi margin base dari OTA.

 
Anda dapat referensi dokumen
Maaf, tapi Anda harus login untuk melihat lampiran

 
Untuk mengurangi riak Fre tinggi dan menstabilkan operasi AC

 
1.stablize loop.
2.memadamkan beban sementara.
3.pendek ac riak ke ground.

 
Hi all,

Saya kira ada kesalahpahaman bandgap topi untuk output.
Cap pada output bandgap HANYA digunakan untuk bandgap tujuan.Tidak ada yang berurusan dengan LDO.Bandgap output yang terhubung ke LDO-ve kesalahan input penguat dan pembagi resistif output akan menghubungkan kembali ke ve kesalahan input penguat dan menyelesaikan operasi LDO.Lintasan loop tertutup tidak berurusan dengan-ve kesalahan input penguat sebagai masukan-ve HANYA menyediakan referensi yang stabil.Tidak apa-apa di dalam loop tidak akan mempengaruhi stabilitas perhatian.Jadi, pls jelas pikiran Anda bahwa topi ini tidak akan menimbulkan masalah stabilitas di LDO.

OK, tutup hanya untuk bandgap.Ini menciptakan sebuah tiang di transfer bandgap kurva dan tergantung pada ukuran, membentuk pass filter rendah dengan impedansi output untuk memotong frekuensi tinggi kebisingan dan AC pasangan untuk VSS bila ada sumber AC lebih tinggi daripada bandwidth.Tidak lebih.Ppl selalu menggunakan topi untuk menstabilkan STh terutama output atau cermin saat ini.Itu hanya kebiasaan dan ppl mungkin hanya sewenang-wenang menambah nilai tutup tergantung pada wilayah tata letak.

 

Welcome to EDABoard.com

Sponsor

Back
Top