Pertanyaan mengenai model untuk Verilog Analog IP

[ajianer]

Hello everyone:

Anda dapat membantu saya mengenai pertanyaan-pertanyaan berikut:

1.Informasi yang terdapat di Verilog model?
2.Dalam desain yang mengalir kita harus menggunakan Verilog model?
3.Bagaimana untuk menangani sinyal analog di Verilog model?Can anybody show me a contoh tentang ADC atau DAC model?

Terima kasih banyak.

 

[rakko]

Biasanya, untuk setiap masukan dan keluaran analog di blok, Anda perlu untuk mengukur dan drive capacitive beban kekuatan setiap baris dan mengganti sel digital dengan karakteristik sel.Itu mungkin diperlukan untuk mengubah digital karakteristik dari sel mereka untuk membuat orang-orang yang cocok dengan analog ones.IO analog karakteristik biasanya dalam perangkat
dari datasheet atau anda bisa mendapatkannya dari orang-orang desainer blok.Pendeknya, Anda perlu berlaku setiap model pin analog dan berlaku path palung analog Anda dengan desain blok equivalance digital.Yang sangat memakan waktu proses yang tidak mudah jawaban.Setidaknya yang saya tahu!

Apa yang elektronic cad software untuk membantu proses ini?