perilaku modelling analog untuk desain

[chviswanadh]

Halo,

Can anybody tell me bagaimana perilaku model desain analog mulai digunakan untuk verifikasi dari Mixed sinyal desain.

Dan juga bahasa yang digunakan untuk peragaan

Terima kasih
Kasi

 

[piksel]

Dalam irama yang dapat anda gunakan untuk ahdl dan perilaku verlioga analog modeling.
http://www.ee.virginia.edu/ ~ mrs8n/cadence/ahdl.html

 

[pfd001]

Matlab juga dapat digunakan untuk model behav

 

[ynhe]

SImetrix baik untuk perilaku modelling analog untuk desain.

 

[adefan]

VHDL atau Verilog-AMS-A

 

[shaikhsarfraz]

Hai
Apabila kita merancang sebuah kompleks keping.Chip mungkin berisi beberapa tahap kritis.
Ianya bukan yudisial untuk menyelesaikan rancangan dari seluruh blok dari verifikasi dan chip secara keseluruhan sebagai kegagalan pada waktu itu akan sangat efektif.
Tetapi kami desain blok yang kritis dan kita tulis perilaku model untuk blok lainnya yang memenuhi spesifikasi, dan seluruh blok yang terpadu dan dapat dilakukan verifikasi di sepanjang sisi desain proses.Setiap kesalahan dalam desain dapat dikoreksi pada tahap hanya.

Kita dapat menggunakan salah satu
Verilog J AMS atau Verilog untuk perilaku modelling.
Ingat Verilog J cannt digunakan untuk model digital blok.
Kode ini dapat menggunakan simulasi cadence hantu.

 

[aibrahim]

Untuk sistem seperti delta Sigma ADC simulasi dari seluruh sistem di tingkat sirkuit langsung akan mengkonsumsi banyak jadi hari pertama kita perlu merancang sebuah model untuk sederhana behavirol seluruh delta Sigma ADC peta sebelum kasus ini ke tingkat sirkuit untuk meminimalkan waktu untuk dikonsumsi desain.
Anda dapat melakukannya dengan menggunakan Matlab atau Verilog-a, Verilog-AMS dan juga baik dalam irama subitted, ADS alat juga tersedia.
misalnya untuk delta Sigma ADC yang paling tersedia alat-alat di Matlab
PLL untuk desain Anda dapat menemukan Verilog dan model yang juga Matlab.