Periksa toleransi tegangan maksimum transistor tipis / tebal

[snfvsd]

Saya bekerja pada proses 110nm UMC. Desain kami meliputi gerbang transistor kedua tipis dan tebal, dan kami menggunakan transistor tipis dan tebal dengan 1.5V dan 3.3V pasokan masing-masing. Salah satu pemeriksaan untuk tingkat atas kami adalah untuk memverifikasi bahwa non dari interface transistor tipis dengan pasokan 3.3V. Di masa lalu saya telah diverifikasi ini dengan secara visual memeriksa semua blok, tetapi ini adalah proses yang sangat memakan waktu. Jadi saya tanya apakah ada yang tahu ada pilihan dalam momok atau ULTRASIM yang dapat memeriksa kondisi ini, atau alat lainnya yang dapat digunakan untuk tujuan ini. Terima kasih!

 

[erikl]

... atau alat lainnya yang dapat digunakan untuk tujuan ini.

Hal ini dapat dilakukan dengan (va.) Veriloga include file yang tahu model transistor yang akan diperiksa, dan batas tegangan lebih individual antara semua node mereka. Selama analisis transien semua perbedaan tegangan simpul akan dipantau, dan peringatan dapat diucapkan untuk pelanggaran batas tegangan, seperti foll. satu:

PERINGATAN dari veriloga: Vgs memasuki wilayah kerusakan (> 6,0 V) pada AMUX.I_IN0.M6.BV_CHECKER perangkat @ waktu 6.813e-09 s

 

[snfvsd]

Terima kasih Erikl! Hal ini tentu akan menghemat waktu, saya akan memeriksa file Verilog AMS bantuan untuk mencoba dan mencari tahu kode script / bahwa saya harus mencakup. Apakah Anda kebetulan memiliki contoh script yang dapat membantu saya lebih lanjut?

 

[erikl]

Apakah Anda kebetulan memiliki contoh script yang dapat membantu saya lebih lanjut

saya lakukan, tapi itu rahasia perusahaan, maaf?. Jika Anda bertanya kepada saya melalui PM saya pikir saya bisa memberi Anda "dimurnikan" disingkat dan versi. Naskah asli memiliki lebih dari 400 baris hanya untuk 4-terminal MOSFET (ada lebih banyak script untuk dioda beberapa BJTs, topi, resistor). Juga, semua program tabungan pendidikan tersebut. perangkat model harus dilengkapi dengan ahdl_include panggilan (hantu). BTW: BSIM3v3 model dapat menggunakan built-in Vgs-& VDS-cek (dikontrol oleh parameter vbox ).

 

[snfvsd]

BTW: Model-model BSIM3v3 dapat menggunakan built-in Vgs-& VDS-cek (dikontrol oleh vbox parameter)

Erik sendiri: Perangkat Maksud Anda. Memeriksa pilihan di bawah menu simulasi di ADE? Saya mencobanya dan tampaknya bekerja dengan baik untuk memeriksa VGS dan tegangan VDS. Sepertinya aku dapat memeriksa hampir segala sesuatu tentang mos menggunakan opsi ini. Tapi sekarang saya sedang berpikir jika pilihan ini tersedia maka mengapa kita ingin menggunakan veriloga sebagai yang juga mengharuskan kita untuk memodifikasi file model dll Apakah ada keuntungan apapun untuk menggunakan metode tersebut?

 

[erikl]

Erik: Apakah Anda berarti pilihan Perangkat Memeriksa bawah menu simulasi di ADE? Saya mencobanya dan tampaknya bekerja dengan baik untuk memeriksa VGS dan tegangan VDS. Sepertinya aku dapat memeriksa hampir segala sesuatu tentang mos menggunakan opsi ini.

Ya, itu ok jika Anda memiliki BSIM3v3 (atau 3v4) model. Periksa apakah MOSCAPs Anda disertakan.

Tetapi sekarang saya berpikir jika pilihan ini tersedia maka mengapa kita ingin menggunakan veriloga sebagai yang juga mengharuskan kita untuk memodifikasi file model dll Apakah ada keuntungan apapun untuk menggunakan metode tersebut

? Nah, perangkat persimpangan (BJTs dan semua dioda, yang terutama parasit) dan resistor-ke--mereka massal tegangan lebih tidak diperiksa. Kami harus mengatasi> 30V tegangan lebih, sehingga perangkat ini persimpangan yang membahayakan. Sebenarnya, dioda parasit tidak harus berdiri tegangan lebih dari rekan-rekan mereka MOS, namun - dalam kasus kami - ini tidak benar untuk BJTs, dioda Schottky dan resistor perlindungan.