Perbedaan antara lokal & global ekspresi statis

T

tooh83

Guest
Hi all;

Aku tidak bisa memahami perbedaan antara lokal & global kalimat dalam VHDL statis.LRM tidak jelas bagi saya, siapa pun dapat memberikan penjelasan yang baik / contoh
untuk menggambarkan

Terima kasih

 

Welcome to EDABoard.com

Sponsor

Back
Top