Penulisan Test Bench dalam Sistem Verilog

[kunal1514]

Hi All,

Saya akan membuat lingkungan pengujian Sistem Verilog.

ini i need buku ini silahkan membuatnya sesegera mungkin.

 

[aji_vlsi]

kunal1514 wrote:

Hi All,Saya akan membuat lingkungan pengujian Sistem Verilog.ini i need buku ini silahkan membuatnya sesegera mungkin.

 

[sanjay11]

http://www.mentor.com/products/fv/_3b715c/

 

[mssajwan]

Hai,

Yang lebih baik untuk menggunakan teknik dokumentasi yang disertakan bersama dengan thats tool.as metode terbaik untuk belajar dengan cepat & bahkan u bisa dapat menggunakan konstruksi yang paling didukung oleh perangkat.