Penulisan kode untuk tingkat sedikit berbeda dalam salah satu aplikasi

[vinod_g]

hi semua
Aku butuh saran berharga di salah satu arsitektur desain saya.
Saya punya satu desain dengan clock dari 20 Mhz bekerja pada 10 MBps dan dengan clock dari 10 Mhz bekerja dengan 5 Mbps.I jam ini akan menghasilkan dari PLL.Untuk bit rate i yang sesuai akan menghasilkan sesuai jam dari PLL.Sekarang Pertanyaan saya adalah

1.Bagaimana membuatnya dalam pengertian generik, tergantung seleksi bit (dikonfigurasi dari luar) Saya perlu memilih sesuai frekuensi dari PLL.

Aku perlu untuk desain dan penargetan untuk altera.

 

[lucbra]

Studi datasheet dari FPGA yang ingin Anda targetkan.Jika tidak mendukung mengubah pengaturan divider selama operasi, Anda akan punya masalah.

 

[kavitha_bonthu]

Apakah altera punya Muxing buffer.
Jika begitu u bisa coba gunakan buffer muxing global.