N-Channel MOSFET tidak akan sepenuhnya mematikan

[cberry]

Saya mencoba untuk menerapkan pull-down FPGA sederhana dikontrol untuk mengontrol perangkat lain (tarik 15V/10KΩ sinyal ke tanah untuk menonaktifkan perangkat). Namun, saya mendapatkan 0.5mA sampai 1.5mA osilasi kebocoran arus melalui MOSFET saya bahkan ketika pintu gerbang dan sumber yang terhubung bersama-sama (dan ke tanah). Maksimum tercantum pada datasheet adalah 0.5uA dengan tegangan tembus dari 50V. http://www.diodes.com/datasheets/ds30206.pdf Saya sudah mencoba beberapa model dan resoldered sekitar 15 fets baru. Saya juga mencoba memasukkan Zeners di pintu gerbang dan sumber untuk membatasi tegangan 5V dan 20V untuk masing-masing. Ketika solder aku sudah menyentuh sangat cepat (0.5s atau kurang) pada lead untuk mencoba dan mencegah kerusakan termal. Saya telah melihat bahwa MOSFET kadang-kadang akan bekerja selama satu menit dan kemudian osilasi kebocoran dimulai. Apa yang bisa menyebabkan / memungkinkan arus bocor melalui? Terima kasih, CB

 

[srizbf]

adalah seperti gerbang M1 dikendalikan oleh FPGA o / p pin? dan Anda mengambil o / p dari drain m1 ke perangkat eksternal? sehingga Anda ingin o / p berada di 15V atau at0v. srizbf 20thmay2010

 

[cberry]

Gerbang M1 tidak akan didasarkan pada versi nyata, itu akan dikendalikan oleh output FPGA 3.3V CMOS. Saya memiliki gerbang didasarkan pada versi saat ini saya untuk mencoba dan memahami masalah kebocoran. Sumber 15V, pullup 10K, dan perangkat input eksternal (terhubung ke saluran MOSFET) adalah semua dalam perangkat eksternal. Ya, o / p perlu untuk beralih antara 0 dan 15V berdasarkan Toggling 0 sampai 3.3V dari FPGA. Terima kasih, CB

 

[srizbf]

bisa tolong cek o / p dari FPGA pin secara terpisah (yaitu, tanpa menghubungkan apa-apa untuk itu) dan melihat apakah itu sesuai dengan tegangan dan frekuensi yang diharapkan. apa o / p pin konfigurasi FPGA yang bersangkutan? karena FPGAs memiliki varietas di o / p config nya (Anda dapat memprogram). srizbf 20thmay2010

 

[cberry]

FPGA adalah keluar dari loop di sirkuit aku pengujian. Saya hanya memiliki gerbang dan sumber MOSFET membumi dan masih ada ~ 1mA osilasi arus bocor. Hal ini biasanya dikonfigurasi sebagai sopir CMOS 3.3V tanpa internal yang menarik.

 

[dick_freebird]

Dengan VT yang sangat rendah ada kemungkinan Anda berada dalam konduksi subthreshold bahkan dengan VDS-0. Itu berarti setiap suara gerbang sama sekali akan diperkuat. Mungkin bahwa fixture Anda L dan C Miller adalah tangki. Mungkin mencoba membunuh Q dengan manik ferit, resistensi saluran, dll

 

[FvM]

Anda disajikan BSS123 dalam skema tetapi terkait datasheet BSS138. Mungkin itu terjadi, bahwa Anda benar-benar mengumpulkan MOSFET deplesi jenis, misalnya BSS126? Apakah Anda sangat penandaan?

 

[cberry]

FVM, saya sudah mencoba bagian: BSS138W-7-F dan RHK005N03T146 Saya diverifikasi tanda-tanda yang benar. Bagian dalam skema itu hanya bagian yang LTspice telah di perpustakaan. Mr Freebird, aku memeriksa sub-batas konduksi dan Miller C dan tidak melihat banyak yang bisa saya lakukan untuk rangkaian saya. Bisakah Anda menjelaskan lebih lanjut cara yang praktis saya bisa meminimalkan bahaya Anda jelaskan? "Mungkin bahwa fixture Anda L dan C Miller adalah tangki. Mungkin mencoba membunuh Q dengan manik ferit, resistensi drain, dll" Terima kasih, Clay

 

[dick_freebird]

Pertama saya akan melihat-lihat (jari, jika tegangan kerja cukup rendah) dan mencari perubahan (atau kurangnya) di frekuensi osilasi. Anda mungkin bisa mengidentifikasi node sensitif atau loop. Aku sudah melihat masalah pengukuran sesekali (osilasi) dengan perangkat saat ini tinggi dan lead yang panjang. Kadang-kadang manik ferit membunuh itu. Kami digunakan untuk manik setiap baris dalam jig tes standar, hanya untuk keberuntungan. Menambahkan beberapa resistor sumber (kurang dari akan mengganggu beralih beban) mungkin membantu denegerate keuntungan lokal. Menambahkan serangkaian perlawanan gerbang bisa memberikan lebih banyak umpan balik negatif pada frekuensi tinggi (pada biaya beberapa kerugian beralih sementara dan meningkat naik / jatuh waktu - tidak selalu buruk). Anda mungkin terjebak dengan L mentah (kabel harus pergi jarak) tetapi Anda pasti dapat menurunkan Q sampai berhenti bernyanyi, jika Anda dapat menemukan wanita gemuk.

 

[cberry]

Sepertinya masalah ini disebabkan oleh tegangan pull-up relatif tinggi di sisi saluran dan Vgsth relatif rendah. The Kapasitansi Miller adalah pengisian gerbang dan menyebabkan osilasi. Cara mengatasinya adalah untuk lebih lanjut menurunkan Rg dari sekitar 1 sampai 2KΩ menjadi sekitar 200Ω dan sampai kekuatan drive pada FPGA saya untuk 24mA. Dokumen IRF menjelaskan efek ini pada halaman 11 dan 12: http://www.irf.com/technical-info/appnotes/mosfet.pdf Terima kasih, CB

 

[FvM]

Hanya pelajaran lain untuk tidak percaya pada sirkuit diposting (atau apa pun sudah dipikirkan setara dengan masalah asli yang benar-benar tidak.): Cry:. Anda tidak mengatakan sepatah kata pun tentang perlawanan gerbang.