mengapa-ve waktu setup di DC laporan

[smith_kang]

hai,
mengapa ada-ve waktu setup di DC report.Is waktu untuk melakukan dengan Perpustakaan sel std

 

[utmseng]

Ini adalah apa yang saya mengerti.

Siapa saja tolong benar saya jika saya salah.

Waktu setup di DC adalah menentukan oleh lib, berdasarkan tabel pencarian 2D pada waktu transisi dari CLK dan DATA pin menggeletak.

Dalam perpustakaan, tabel pencarian untuk setup waktu mungkin berisi beberapa nilai negatif, dan ketika input transisi dari pin CLK dan DATA interpolates ke wilayah ini, maka Anda mungkin mendapatkan waktu setup negatif.

Sekarang, pertanyaannya adalah, mengapa tabel pencarian untuk setup waktu dapat berisi nilai negatif?

Dari apa yang saya pahami, jika penundaan ke jalan CLK dalam kegagalan lebih besar daripada DATA tunda ke jalan, ini berarti bahwa CLK sebenarnya didorong di tiba, dan karena itu Anda memiliki lebih banyak waktu setup margin, dan dengan demikian Anda bisa mendapatkan waktu setup negatif.Ditambahkan setelah 2 jam 52 menit:Saya menemukan ada beberapa thread sebelumnya menarik dalam diskusi.

Beberapa poin yang dibuat oleh akp494 cukup membantu.

http://www.edaboard.com/viewtopic.php?p=502850 # 502.850