mengapa vdsat dapat lebih rendah untuk proses cmos submikron? misalnya. vdsat

[lijulia]

= 100mV untuk proses cmos 0.18um, karena biasanya kami desain untuk vdsat = 200mV.

 

[avlsi]

Silakan pergi melalui buku-buku fisika MOEFET, u akan datang untuk tahu. Baca saturasi kecepatan dalam itu, dan melihat kurva, menyerupai sebagai arus Tiriskan kami. Seperti kita mengurangi power supply untuk DSM. kami juga mengurangi VDSAT, yaitu, kita akan memiliki inversi kuat untuk tegangan rendah, seperti yang kita telah mengurangi panjang saluran. Ini adalah explanation.Also jelas melalui buku apa pun.

 

[laglead]

[Quote = lijulia] = 100mV untuk proses cmos 0.18um, karena biasanya kami desain untuk vdsat = 200mV [/quote] Saya memiliki keraguan pada kata-kata Anda:. "Dapat" atau "biasanya harus"? Bahkan untuk 1-um proses Vdsat dapat 100mV. Jika Vgs-VTh

 

[safwatonline]

[Quote = laglead] Dalam submikron CMOS, kita tidak ingin efek kecepatan kejenuhan. Jadi, Vdsat biasanya harus 100mV, atau bahkan lebih kecil. [/Quote] halo laglead, saya ingin tahu apa yang realation Vdsat dengan kejenuhan kecepatan? (Yaitu Do u berarti bahwa jika itu sampai ke nilai tertentu vdsat maka kita berada dalam v.saturation) juga saya punya pertanyaan lain mengapa tidak bekerja di v.saturation? saya juga bertanya-tanya nggak biasanya kita desain untuk beberapa menit. Vdsat nilai sau 150mV, atau kita dapat berada di bawah 80mV? salam, a.safwat

 

[SkyHigh]

Saya pikir dia bingung. Vsat adalah kecepatan kejenuhan dalam pendek (0,5-0,25 mikron) dan sempit (0,18-0,13 mikron) transistor saluran. Ini tidak ada hubungannya dengan VDSat. Vsat adalah karena bidang E-dari saluran pembuangan yang bekerja pada elektron dalam saluran dan sumber ketika Vdd diterapkan untuk mengeringkan. Mobilitas elektron Oleh karena itu konstan tidak lagi berlaku! Ini bervariasi dengan E-kekuatan medan! Kurva di Vsat dibandingkan panjang saluran atau dengan Vdd adalah bukti untuk menunjukkan bahwa Vsat bervariasi dengan E-lapangan. Saluran sempit, semakin besar dampak E-lapangan di Vsat. VDSat adalah Saturasi VDS. Ini adalah tegangan lutut mana transit transistor dari inversi kuat untuk saturasi. Jangan bingung Vthreshold dengan VDSat. Bila Anda melihat kurva transkonduktansi VDS vs ID, kurva untuk meningkatkan VGS sudah ditarik ketika VDS lebih tinggi dari Vthreshold, dengan kata lain, semua plot kurva ini digambarkan dalam transkonduktansi vs VDS ID ditarik dalam inversi kuat. Banyak orang masih berpikir VDSat Vthreshold = yang salah!

 

[venkateshr]

Hai, Biasanya kita tidak mempertimbangkan efek kejenuhan Velocity di Ckts Analog seperti kita tidak pergi untuk panjang minimum devices.But penjelasan yang sempurna dan jika VDSAT berada di 0,2 v maka perangkat mungkin dalam saturasi (kecepatan) sebagai bidang E 1V/um jika ini adalah kasus kita bisa pergi untuk VDsat yang rendah karena tidak ada hukum yang lebih persegi taruhan hubungan. i dan V dan yang linear.so Gm akan dikurangi oleh faktor 2, namun tidak ada kendala pada inpt. amplitudo sinyal.