mengapa saya delta sigma modulator menghasilkan perilaku werid?

[sapphire]

Ini adalah modulator orde kedua dengan struktur umpan balik. Dari pengukuran, itu output rangkaian panjang 1 atau 0 sekali beberapa saat, maka kembali ke operasi normal ... Karena ini hanya orde kedua, jadi seharusnya tidak memiliki masalah stabilitas. Tapi apa yang akan menyebabkan perilaku aneh? Terlampir silahkan mencari Terima kasih spektrum keluaran! -Sapphire

 

[fcfusion]

Plot nilai integrator dan memeriksa saturasi / meluap. Yang umumnya penyebab kesalahan tersebut. Stabilitas ΣΔ tidak mengambil kejenuhan integrator dalam account. Metode yang digunakan untuk menghitung adalah murni matematis dan tidak menjelaskan beberapa masalah implementasi praktis. Jadi bahkan ΣΔ urutan 2 dapat memberikan masalah. Jika posting mungkin sinyal tersebut dan bitstream output sehingga kita bisa check it out.

 

[sapphire]

Terima kasih untuk balasan Anda. Saya memiliki chip yang sedikit berbeda yang bekerja dengan baik. Dalam chip yang, jalur input dan umpan balik memiliki sirkuit sampling yang terpisah, tetapi dalam chip ini kedua sirkuit sampling yang digabungkan. Jadi, saya tidak yakin apakah itu terkait dengan masalah overflow integrator. BTW, ini adalah sirkuit diaktifkan-kapasitor. Selain itu, saya juga didasarkan masukan, tetapi masih menunjukkan perilaku serupa dalam pengukuran. Apakah itu masuk akal? Saya duga mungkin ada sesuatu yang salah dengan pengujian saya atau PCB. -Sapphire