T
Tianlei
Guest
Hi All, Dalam p202 dari "Delta-Sigma konverter data: Teori Desain, dan simulasi" oleh Norsworthy, Gambar 6.6 menunjukkan sebuah modulator (1-1-1) cascade. Tampaknya ini mengalir modulator tidak dapat membatalkan kesalahan quatization dari tahap pertama dan kedua. Jika menghapus unit penundaan antara tahap, maka akan OK Saya juga menemukan kertas referensi dari bab ini. Tidak ada penundaan unit tersebut antara tahap. Apakah ini Kesalahan buku? Terima kasih