S
soumya snehal
Guest
Aku sedang melakukan proyek pengembangan dan implemantation dari domain waktu set-up dalam modus array bertahap menggunakan FPGA berbasis processing.It sinyal pada dasarnya berkaitan dengan transformasi Hilbert modul dan fase koreksi dari signals.I memiliki kode VHDL untuk semua modul yang diperlukan dan saya harus melaksanakan tes it.I hardware dan ingin mengetahui blok bangunan dasar yang diperlukan untuk berhubungan dengan rekan-Hilbert transform dan kompleks multiplier dengan FPGA.
menunggu response.Thank Anda
menunggu response.Thank Anda