membantu saya dalam pelaksanaan DSSS menggunakan VHDL

[sandeep kumar reddy]

membantu saya dalam pelaksanaan DSSS menggunakan VHDL

 

[xtcx]

Pertama menghasilkan urutan PN jenis urutan Anda dengan panjang apapun. Sekarang hanya XOR urutan PN dengan data streaming pada 2 kali frekuensi clock aliran data masukan Anda. Ini adalah apa yang kita sebut menyebar. Sekarang kode yang dihasilkan terdiri dari data menyebar. Di bagian penerima, penggunaan yang sama PN urutan logika panjang untuk operasi decode.Reverse, namun berurutan PN urutan shouldbe sinkron

 

[sandeep kumar reddy]

akan u plz memberikan diagram blok dari DSSS dengan modulasi BPSK, material dan setiap link yang berhubungan dengan topik ini