R
rimba
Guest
Hello, semua orang:
Aku mencoba translant yang Verilog-beharioral netlist ke rempah-rempah Synopsys netlist menggunakan hercules.
Seluruh perintah adalah sebagai berikut:
nettran-Verilog .. / vlog / file.v-Verilog-b0 VSS-Verilog-b1 Vdd
-cdl / export/DE_home1/caslib/smic/aci/sc-m/lvs_netlist/smic18m.cdl
-outType rempah-outName file.spiDalam perintah ini, saya telah menggunakan perpustakaan tukang "smic18m.cdl", maka masalah keluar.
Sintaks dalam smic18m.cdl tampaknya berbeda dari bumbu standar, sebagai berikut:
. subckt DFFHQNX2M CK QN D
Cn c M0 Vdd net52 P w = 0.8ul = 0.18um = 1 $ name = / T7
M1 net58 c Vdd Vdd P w = 0.42ul = 0.18um = 1 $ name = / T5
M2 am net110 net58 Vdd P w = 0.42ul = 0.18um = 1 $ name = / T20
M3 Vdd Vdd net64 s P w = 0.22ul = 0.18um = 1 $ name = / t18
M4 net101 c net64 Vdd P w = 0.22ul = 0.18um = 1 $ name = / t17
M5 net70 m Vdd Vdd P w = 0.42ul = 0.18um = 1 $ name = / t14
......
Dan setelah terjemahan, output rempah-netlist berbeda dari sintaks rempah-rempah juga, sebagai folloing:
. SUBCKT XOR3XLM YABC
Net54 Y M19 VSS VSS N NAME = '(g1 / n)' M = 1 L = 0.18u W = 0.28u
M18 Vdd net54 Y Vdd P NAME = '(g1 / p)' M = 1 L = 0.18u W = 0.56u
M17 net69 nmin1 VSS VSS N NAME = '(g2 / n)' M = 1 L = 0.18u W = 0.42u
M16 Vdd Vdd nmin1 net69 P NAME = '(g2 / p)' M = 1 L = 0.18u W = 0.73u
Jadi ketika saya menggunakan rempah-rempah ini netlist dalam campuran-sinyal simulasi dengan menggunakan NS-VCS, itu bentuk pop up peringatan mengatakan contoh
tidak diakui:
PERINGATAN: 0x20201112: Instance, 'M18', yang tidak didukung Misalnya parameter
'name', pada baris 10 di file '/ export/DE_home1/wangmm/project /
alice / sim / mix_sim / module_test / netlist / adder.spi '.Itu diabaikan
Saya berharap seseorang mungkin memberi saya beberapa petunjuk, aku benar-benar tidak tahu bagaimana memecahkan masalah ini, dan ARM suport di Cina
tidak dapat memberikan bantuan saya juga, jadi aku benar-benar benar-benar berharap untuk mendapatkan jawaban di sini.
Thank you in advance!
Aku mencoba translant yang Verilog-beharioral netlist ke rempah-rempah Synopsys netlist menggunakan hercules.
Seluruh perintah adalah sebagai berikut:
nettran-Verilog .. / vlog / file.v-Verilog-b0 VSS-Verilog-b1 Vdd
-cdl / export/DE_home1/caslib/smic/aci/sc-m/lvs_netlist/smic18m.cdl
-outType rempah-outName file.spiDalam perintah ini, saya telah menggunakan perpustakaan tukang "smic18m.cdl", maka masalah keluar.
Sintaks dalam smic18m.cdl tampaknya berbeda dari bumbu standar, sebagai berikut:
. subckt DFFHQNX2M CK QN D
Cn c M0 Vdd net52 P w = 0.8ul = 0.18um = 1 $ name = / T7
M1 net58 c Vdd Vdd P w = 0.42ul = 0.18um = 1 $ name = / T5
M2 am net110 net58 Vdd P w = 0.42ul = 0.18um = 1 $ name = / T20
M3 Vdd Vdd net64 s P w = 0.22ul = 0.18um = 1 $ name = / t18
M4 net101 c net64 Vdd P w = 0.22ul = 0.18um = 1 $ name = / t17
M5 net70 m Vdd Vdd P w = 0.42ul = 0.18um = 1 $ name = / t14
......
Dan setelah terjemahan, output rempah-netlist berbeda dari sintaks rempah-rempah juga, sebagai folloing:
. SUBCKT XOR3XLM YABC
Net54 Y M19 VSS VSS N NAME = '(g1 / n)' M = 1 L = 0.18u W = 0.28u
M18 Vdd net54 Y Vdd P NAME = '(g1 / p)' M = 1 L = 0.18u W = 0.56u
M17 net69 nmin1 VSS VSS N NAME = '(g2 / n)' M = 1 L = 0.18u W = 0.42u
M16 Vdd Vdd nmin1 net69 P NAME = '(g2 / p)' M = 1 L = 0.18u W = 0.73u
Jadi ketika saya menggunakan rempah-rempah ini netlist dalam campuran-sinyal simulasi dengan menggunakan NS-VCS, itu bentuk pop up peringatan mengatakan contoh
tidak diakui:
PERINGATAN: 0x20201112: Instance, 'M18', yang tidak didukung Misalnya parameter
'name', pada baris 10 di file '/ export/DE_home1/wangmm/project /
alice / sim / mix_sim / module_test / netlist / adder.spi '.Itu diabaikan
Saya berharap seseorang mungkin memberi saya beberapa petunjuk, aku benar-benar tidak tahu bagaimana memecahkan masalah ini, dan ARM suport di Cina
tidak dapat memberikan bantuan saya juga, jadi aku benar-benar benar-benar berharap untuk mendapatkan jawaban di sini.
Thank you in advance!