Masalah pasca-simulasi menggunakan ncverilog

[C. Lee]

Aku selesai tingkat gerbang sintesis.Lalu aku dibuang. Sdf dan. V untuk tingkat gerbang simulasi.

Setelah saya melakukan simulasi gerbang tingkat dengan catatan waktu SDF

Saya mendapat pesan error berikut:

ncelab: * W, SDFNEP: Gagal Mencoba untuk membubuhi keterangan untuk tidak ada jalan (IOPATH (posedge A) Y) dari contoh stimulus.pp.U89 dari modul XOR2X1 <. / pingpong_syn.sdf, line 741>.

.....

baris pingpong_syn.sdf adalah 741 dari
(IOPATH (posedge A) Y (0.074:0.074:0.074) (0.080:0.080:0.080))sesuai info di. v file
XOR2X1 U89 (. A (N10),. B (flip),. Y (n9));

Aku tidak tahu bagaimana cara memperbaikinya karena saya tidak tahu alasan untuk pesan ini.
Apakah saya lupa untuk membuat sesuatu?

Thanks a lot.

--
PS
modul XOR2X1 adalah sebagai berikut:

modul XOR2X1 (Y, A, B);
output Y;
input A, B;

xor I0 (Y, A, B);

menentukan
/ / Delay parameter
specparam
tplh $ A $ Y = 1,0,
tphl $ A $ Y = 1,0,
tplh $ B $ Y = 1,0,
tphl $ B $ Y = 1,0;

/ / Path penundaan
if (B == 1'b1)
(A *> Y) = (tplh $ A $ Y, tphl $ A $ Y);
if (B == 1'b0)
(A *> Y) = (tplh $ A $ Y, tphl $ A $ Y);
if (A == 1'b1)
(B *> Y) = (tplh $ B $ Y, tphl $ B $ Y);
if (A == 1'b0)
(B *> Y) = (tplh $ B $ Y, tphl $ B $ Y);
endspecify

endmodule / / XOR2X1

 

[firewire2035]

karena dihasilkan sdf Anda menggunakan kebebasan (. lib) file, ada beberapa waktu memeriksa model Verilog Anda tidak mendukung.pesan yang Anda lihat adalah untuk jam cek gating (STA).

Anda dapat memilih untuk mengabaikan peringatan.

 

[rsrinivas]

sementara menulis sdf menggunakan pilihan noedge ....
semuanya akan berjalan baik-baik saja ...
Salam
Srinivas